Устройство для сложения и вычитания

(51) 5 ОПИСАНИЕ ИЗОБРЕТЕН ЛЬСТВУ брет енвьмислобрете втое относится к ительной техн ния является р ши ГОСУДАРСТ 8 ЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯПРИ,ГННТ СССР К АВТОРСКОМ,К СВИ(56) Авторское свидетельство СССРУ 922730, кл. 0 06 Р 7/50, 1982,Авторское свидетельство СССРУ 1226443, кл. О 06 Р 7/50, 1984.(54) УСТРОСТВО ДЛЯ СЛОЖЕНИЯ И ВЬИИТАНИЯ(57) Изо иаматике и ике. ние функциональных возможносте засчет реализации операций сложения,вычитания и сравнения модулей двоичных чисел, операций сложения и сравнения двоичных кодов, операций сравнения двоичных чисел и формированияпризнаков переполнения, равенстварезультата нулю и отрицательного результата. Устройство содержит сумматор 1, вычитатели 2, 3, элементыИ 4-7, блок 8 дешифрации, блок 9 определения знака результата, блок 10анализа знаков, коммутаторы1, 2,блок 13 формирования признаков рез уды ат а, 1 табл. 2 ил.Изобретение относится к автоматик и вычислитепьной технике и можетб ть использовано при выполнении опе"раций сложения и вычитания двоичныхчисел, сложения и вычитания модулейдвоичных чисел, сложения кодов, атакже сравнения двоичных чисел,сравнения модулей двоичных чисел и сравцения двоичных кодов. 1 ОЦелью изобретения является расширение функциональных воэможностейустройства за счет реализации опора"й сложения, вычитания и сравненияодулей двоичных чисел, операций слоения и сравнения двоичных кодов,1пераций сравнения двоичных чисел иормирования признаков переполнения,авенства результата нулю и отрицаельного результата. 2На фиг,1 представлена блок-схемаустройства для сложения и вычитания;на Лиг.2 - пример реализации блокаФормирования признаков результата на1 ПЗУ К 556 РТ 7.2Устройство для сложения и вычитания содержит сумматор 1, два вычитаТели 2 и 3, четыре элемента И 4 - 7,блок 8 дешифрации, блок 9 определения знака результата, блок 10 анэли 9 а знаков, два коммутатора 11, 12 иблок 13 Аормирования признаков результата, выход (многоразрядный) 14езультата,выход 15 старшего разрядаезультата, выход 16 признака отриЦательного результата, выход 17 призйака равенства результата нулю, выход 18 признака переполнения,Устройство работает следующим обр азом. дешиАраандовход сумПри поступлении на входы устроиства операндов Оп 1 и Оп 2 и на входы кода операции устройства кода опера.ции КОП устройство комбинационно АорМирует результат заданной операции, При выполнении арифметических операций устройство анализирует КОП и знаки операндов Оп 1 и Оп 2, определяющие тип выполняемой операции. Устройство с целью получения высокого быстродействия дешифрует КОП и анализирует знаки операндов одновременно с выполнением арифметических операций над модулями двоичных чисел или кодами сумматором 1 и вычитателями 2 и 3, после чего по результатамции КОП и анализа знаков оперподключает к выходу 14 или вы матора 1, или выход вычитателя 2,иливыход вычитателя 3. Сумматор 1 и вычитатели 2 и 3 выполняют все возможные арифметические операции над модулями операндов или их кодами, Сумматор 1 осуществляет сложение первогооперанда Оп 1 и второго операнда Оп 2,вычитатель 2 выполняет операцию/Оп 1/. Для этого операнда Оп 1 и Оп 2одновременно поступают на суиматор 1и вычитатепи 2 и 3. Все три операциивыполняются пар аллельно. Результ атодной из операций поступает черезкоммутатор 11 на выход 14.Старшие разряды операндов с(, и 0поступают на входы старших разрядоввычитателей 2 и 3 через элементы И 4и 5, Прохождение сигналов Ы, и Очерез элементы И 4 и 5 разрешаетсясигналом с( при выполнении операций сравнения коцов. Отметим, чтоИ и Ыпоступают на вычитателе2 и 3 с задержкой, складывающейся иззадержки на дешийраторе 8 и элементах 4 и 5, однако эти задержки невлияют на быстродействие устройства,так как переходные процессы на выходах элементов И 4 и 5 происходят параллельно с переходными процессамина вычитателях, распространяются отипадпих разряцов к старшим и не превосходят нх по длительности,Коммутатор 11 подключают на выход 14 И - 1 младших разрядов результатов, поступающих с сумматора 1 ивычитателей 2 н 3. Старший разрядпоступает на выход 15 с выхода коммутатора 12. В случае выполненияарифметических операций с двоичныиикодами через коммутатор 12 на выход15 пос туп ает старший р аз ряд р езультата с сумматора 1,В случае выполнения арифметических операций с двоичными числами иих модулями на выход 15 через коммутатор 12 поступает сигнал с выходаблока 9,управление коммутатором 12осуществляется сигналом Х, поступающим с выхода блока Я,Сигнал ХФормируется в случае выполнения операций с двоичными числами и их модулями, Управление коммутатором 11 осуществляется сигналом с выхода блока10 и сигналом С, с выхода заема вычитателя 2. На входы блока 10 с выхо,да блока 8 поступает сигнал Хоп,Формируемый блоком 8 при операциях сло 5 1571575650 55 жения двоичных чисел, их модулей ипн двоичных кодов, и знаки двоичных чисел М, и М . Знаки О, и М поступа/ ют на входы блока 1 О через элементы И б и 7. Блок 1 О анализирует знаки ОО( и О и формирует на своем выходе сигнал, при наличии которого коммутатор 11 подключает к выходу 14 результат с выхода сумматора 1, а при отсутствии выбирает выходы вычитателей 2 или 3 в зависимости от значения сигнала С 1, поступающего с выхода заема вычитателя 2. Наличие сигнала Созначает, что реэультатоперации /Оп 1/ - /Оп 2/ положительныйи на выход 14 через коммутатор 11поступает результат с вычитателя 2,где разность /Оп 1/ и /Оп 2/ представлена в прямом коде, Отсутствие сигнала С означает, что результат/Оп/ - /Оп 2/ отрицательный и на выход 14 через коммутатор 11 поступает результат с вычитателя 3, гдеразность /Оп 1/ - /Оп 2/ представлена в прямом коде, Поступление сигналов М, и Кна блоки 9 и 10 блоки -руется поступающим с выхода блока 8сигналом К, при выполнении операции сложения и вычитания модулеи двоичных чисел и сложения кодов двоичных чисел. В этом случае сигналы О, и Мвоспринимаются блоками 9 и 10 как положительные знаки. Знак результата,вырабатываемый блоком 9, для тех операции, где модулем результата является сумма /Оп 1/ + /Оп 2/, определяемая сигналами О 0 и ОО, и для тех операций, где модулем результата является модуль разности /Оп/ - /Оп 2/,знак определяется сигналами Ф Ф,МО, С и сигналом С , поступающимс выхода заема вычитателя 3. Сигналы С 1 и С оказываются взаимоинверсными, кроме тех случаев, когда модули или коды операндов равны, В этом случае С 1 и С формируются одновременно и являются признаком равенства операндов. Блок 13 формирует на своих выходах 1 б - 18 признак отрицательного результата 1, признак равенства результата нулю (или равенства операндов) Е и признак переполнения Ч. Признаки И и Е определяются сигналами Ю Ф, С 1, С и кодом операции Х,ц поступающйм с выхода блока 8. Для семи арифметических операций, выполняемых устройством, код Химеет разрядность ш,5 1 О 5 20 25 30 35 40 45 способную идентифицировать каждуюоперацию, в данном случае ш = 3.Признак Ч определяется сигналамиК ф, Ф и и кодом операции Хпоступающим с блока 8,В режиме выполнения операции сложения и вычитания бпок 8 дешифруетКОП, Сигнал принимает значение логического "О" и запрещает прохождение знаков О, и Ф на соответствующие входы сумматора 1 и вычитателей2 и 3. Сигнал Ф принимает значениелогической "1" и разрешает прохождение знаков К, и М на входы блоков9 и 10, Сигнал Оо принимает значение логического "О" или "1", чтосоответствует операции Оп + Оп 2 илиОп 1 - Оп 2 соответственно, Сигнал Хпринимает значение логического "0"и на выход 15 через коммутатор 12поступает выход блока 9 . Выход блока1 О принимает значение логического"0" или "1", при этом, если на еговыходе устанавливается "0", то коммутатором 11 выбираются результаты свыходов вычитателей 2 или 3, а если."1" - то результат с выхода сумматора 1. Выбор результата с выхода вычитателя 2 производится коммутатором11, если на выходе заема вычитателя2 формируется сигнал С, равныйесли равен "О", то выбирается результат с выхода вычитателя 3. Признаки,формируемые блоком 13 определяютсясигналами О М, О р, С, Ситрехразрядным кодом выполняемой операции ХопВ режиме выполнения операций операций сложения и вычитания модулейдвоичных чисел на выходе Ы, блока 8устанавливается сигнал, равный "0",Блоки 9 и 10 воспринимают знаки Аи 02 как положительные, т.е. О,0 = О. В остальном данный режимсовпадает с режимом сложения и вычитания двоичных чисел.1 В режиме выполнения операции сложения двоичных кодов сигнал Хрспринимает значение логической "1" и на выход 15 через коммутатор 12 поступает старший разряд результата сумматора 1. Сигнал Опринимает значение логического "О" и запрещает поступление сигналов Ы, и К на блоки 9 и 10, а сигнал ооп принимает значение логи" ческого "0", Блок 10 формирует при этом на своем выходе логическую "1", что соответствует сложению двух поло,жительных чисел. По сигналу с выхода блока 10 коммутатор 11 подключает на выход результат сумматора 1. Блок 13 устанавливает признак 7 переполнения, определяемый знаками 0 0,и значением Ы старшего разряда сумматора 1, Признаки И и Е не устанавливаются, В остальном работа устройства в данном режиме аналогична работе устройства в режиме сложения и вычитания двоичных чисел.В режиме выполнения операций срав-нения двоичных чисел и модулей двоичных чисел сигнал Ы принимает , значение логического Ъ", запрещаяпоступление знаков М,и Ф,а на входы вычитателей 2 и 3, Код операции Хо соответствует выполняемой операции,Результатом выполнения операции являются признаки, йормируемые блоком 13, Признакипри выполнении операции Признак Н устанавливается приоперации вычитания чисел (Хя= 001),если знаки Ы, = 1, Ы = О илиесли выполняются условия 30 Ы=1, М,=1, С,=1, СПризнак Е на выходе 17 устанавли О вается при операциях сложения чисел (Х 00 = 000), если 0Ы . и СПризнак Е устанавливается приоперациях вычитания чисел (Х 0= д 5 = 001), если .01, = Ыи С, = С, = 1.Признак Е устанавливается при операциях вычитания модулей и с равнения кодов и модулей (Х= 010),если =С =1.50Признак Е устанавливается при операциях сравнения чисел (Х= 011), если Ы, = Ы и С = С = 1.Признак 7 на выходе 18 устанавливается при операции сложения. чисел (Хоп = 000), если Ф = М Ыр- - 1,Признак 7 устанавливается при операции вычитания чисел (Х := 011),если Ы ф Ы, Ыр = О. сравнения двоичных чисел определяются сигналами С , С и знаками 0(, иф 1 Ф01, а при выпол.ении операций сравнения модулей двоичных чисел - сигналами С и ГВ режиме выполнения операций сравнения двоичных кодов сигнал 0принимает значение логической "1" и знаки М, и Ы (старшие разряды операндов Оп и Оп 2) поступают на входы вычитателей 2 и 3; На выходе блока 8 устанавливается код Хоперации сравнения кодов. Результатом операции являются признаки, Формируемые блоком 13. Признаки определяются сигналами С, и СПризнак И на выходе 16 устанавливается при операции сложения чисел (Хо= 000), если знаки Ы, = о =1 (отрицательный знак) или если выполняются условия Признак И устанавливается при операциях сравнения кодов, сравнениямодулей и вычитание модулей (Х=010), если С =О, С = 1,Признак И устанавливается приоперации сравнения чисел (Х = 011),если выполняются условия Признак Ч устанавливается при операции сложения модулей (Хо - - 100.),если при М, = Жо = 1 или 0,4, Ыр =О,Признак Ч устанавливается при операции сложения кодов (Х о= 10 ),если М, = В = 1 или если при 0ДЫ,Мр= О.Блок 9 формирует на своем выходелогическую (отрицательный знак)при 0(о= О, если Ы = М = 1 или если выполняется условие Блок 9 формирует на своем выходезнак логической при М= 1,еслиЫ, = 1, Ы,. = 0 или если выполняются( И г ) ФМо где Ы, и К- сигналы, поступающие на блок 9 с выходов элементов И б и 7 соответственно,Во всех остальных случаях блок 9 Аормирует на своем выходе логический "О" (положительный знак),Грелок 1 О Аор - мирует на своем выходе сигнал в соответствии с Аормулой В таблице приведен пример программирования ПИЗУ блока признаков 13, где "О" - признак сбрасывается, "1" - признак устанавливается,Формула из обретения Устройство для сложения и вычита - ния, содержащее сумматор, первый и второй вычитатели, блок анализа знаков, блок определения знака результата, первый коммутатор, причем входы разрядов первого операнда устройства, кроме старшего разряда,соединены с соответствующими входами первого слагаемого сумматора, входами уменьшаемого первого вычитателя и входами вьщитаемого второго вычитателя, входы разрядов второго операнда устройства, кроме старшего разряда, соединены с соответствующими входами второго слагаемого сумматора, входами вычитаемого первого вычитателя и входами уменьшаемого второго вычитателя, выходы разрядов сумматора, первого вычитателя и второго вычитателя, кроме старших разрядов, соединены соответственно с инАормационными входами первой, второй и третьей групп первого коммутатора, выходы которого соединены с соответствующими выходами разрядов резуль - тата устройства, первый управляющий вход первого коммутат ор а соединен с первым управляющим входом блока определения знака результата, второй управляющий вход первого коммутатора соединен с выходом блока анализа знаков, о т л и ч а ю щ е е с я тем, что, с целью расширения Аункциональных возможностей за счет реализации операций сложения, вычитания и сравнения модулей двоичных чисел, операций сложения и сравнения двоичных кодов, операций сравнения двоичных 5 10 15 20 25 30 35 40 45 50 55 чисел и Аормирования признаков переполнения, равенства результата нулю и отрицательного результата,оносодержит блок дешиАрации, первый -четвертый элементы И, второй коммутатор и блок Аормирования признаковрезультата, причем вход старшего разряда первого операнда устройства соединен с входом старшего разряда первого слагаемого сумматора, первымивходами первого и третьего элементовИ и первым входом блока Аормированияпризнаков результата, вход старшегоразряда второго операнда устройствасоединен с входом старшего разрядавторого слагаемого сумматора, первыми входами второго и четвертого элементов И и вторым входом блока Аормирования признаков результата, входкода операции устройства соединен свходом блока дешиАрации, первый выходкоторого соединен с вторыми входамипервого и второго элементов И, выходпервого элемента И соединен с входомстаршего разряда вычитаемого второго вычитателя, выход второго элемента И соединен с входом старшего разряда вычитаемого первого вычитатепяи входом старшего разряда уменьшаемого второго вычитателя, второй выходблока дешиАрации соединен с вторымивходами третьего и четвертого элементов И, выходы которых соединены спервым и вторым входами блока анализа знаков, а также с первым и вторымвходами блока определения знака результата соответственно, третий входкоторого соединен с третьим входомблока анализа знаков и третьим выходом блока дешиФрации, четвертыйвыход которого соединен с управляющим входом второго коммутатора,первый инАормационный вход которого соединен с выходом блока определениязнака результата, а второй инАормационный вход - с выходом старшегоразряда результата сумматора итретьим входом блока Аормированияпризнаков результата, четвертый входкоторого соединен с выходом заемавторого вычитателя и вторым управляющим входом блока определения знакарезультата, второй управляющий входкоторого соединен с пятым входомблока Аормирования признаков результата, выходом заема первого вычитателя, выход второго коммутатора соединен с выходом старшего разряда ре1575 12 ходы которого соединены с выходами признака переполнения, признака раенства результата нулю и ,отрицательного результата5 признакаустройства. Признаки Код адреса 5 6 7 21 8 23 22 1 О, О( р ожение О 1,О1 О 1 О О О 1 О О О О 1 1 евозникающа ая комбинация 11 157 зультата устройства, пятый выход бло- ка дешиФрации соединен с шестым входом блока Формирования признаков результата, первый, второй и третий вы 1 О О О 1 О 1 0 1 О 1 О О 1 1 1 О О О О О О О 1 О О О 1 О О О О 11571575 куб РТ 7 58 ПризнакМ Призиак 2. /7 рилюак Ф Раз юие ки П 7 йФиг,2Составитель В,БерезкинРедактор Т.Лазоренко техред Л,Сердюкова Корректор Н. Король Заказ 1512 Тираж 566 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб д. 4/5 Производственно-издательский комбинат "Патент", г, Ужгород, ул. Гагарина, 101