Устройство для вычитания десятичных чисел
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 1552176
Автор: Якунин
Текст
) Ш) 6 Р 7/50 ЕНИ ВТОРСН 2, 6 4, с. 56-5ьство СССР7/50, 1984. 5 ГОСУДАРСТВЕННЫЙ НОМИТЕТпо изОБРетениям и ОтиРьтиямПРИ ГКНТ СССР(54) УСТРОЙСТВО ДЛЯ ВЬМИТАНИЯ ЛЕС ТИЧНИХ ЧИСЕЛ(57) Изобретение относилительнои и измерительнможет использоваться ллариметицеских и модеррительных цифровых устризобретения - упроцениеУстройство содержит злеЧАИЕЕ ИЛИ 1,2, двоицны3, 4 и триггер 71 ил. тся к вычисои технике ия построениянизации измеойств. Цельустройства,менты ИСКЛИе сумматоры(разностьположительна) 2 Изобретение относится к вычислительной и измерительной технике и моЖет использоваться для построения арИфметических и модернизации измери 5 тельных цифровых устройств.Цель изобретения - упрощение устройства.На чертеже представлена принципиальная схема устройства,10 Уст ройство содержит в каждом ра зряде элементы ИСКЛОЧИЩЕЕ ИЛИ 1 и 2 первой и второй групп, первый двоичныи сумматор 3 Второи двоичныи сумматор 4, выходы 5 двоично-десятицногс кода разности, выходы 6 переноса, триггер 7, выход 8 знака. Устройство работает следующиморазом,9 исходном состоянии триггер 7 срошен и на его выходах устанавливЬются уровни сигнала Я = О, Ч = 1, 1 1) 83-59 = 24 дес. = 0010 при этом элементы ИСКЛОЧЯОНЕЕ ИЛИ 2инвертируют операнд выцитаемого Ми сумматор 3 работает в режиме выци.тателя двоичного кода, Результатразности тремя старшими разрядами82, 83, 84 поступает на входы трехмладших разрядов первого слагаемогосумматора 4. а самый младший разряд81 является младшим разрядом (2 )результата. Сумматор 4 корректируеткод таким образом, что в зависимостиот сигнала переноса с сумматора 3 наего входах второго слагаемого устанавливается либо число "15", либочисло "12", которое суммируется с первым слагаемым, скорректированнымтакже по старшему разряду, и на выходах трех младших разрядов сумматора4 образуется двоично-десятичный код(2, 2, 2 ), а самый старший разряд84 является сигналом переноса дляпромежуточных вычислений или сигналомформирования знака разности черезтриггер 7.О 1 001Ы Зна (ра нос отр 6) 7) на лючееиггеигнал Б 4 = 0 вклю"торый через элемен"1 инвертирует чис" 3тановится равной0 триггера указыва. В этом случае чает триггер.7. ты ИСКЛОЧАа 1 ЕЕ ло Н и разность "24", а сигнал ( ет знак: "-24". м ев Редактор В,Петраш орректор С.Черни Заказ 3 Тир Подписноеениям и открытиям при ГКНТ СССР кая наб., д. 4/5 ВНИИПИ Государственного комитета по изобр 113035 Москва, Ж, Рауж ственно-издательский комбинат "Патент", г.ужгород, ул.Гагарина, роизв Формула изобретения Устройство для вычитания десятич" ных чисел, содержащее в каждом разряде первый и второй двоичные сумматоры и элементы ИСКЛОЧАЮЦЕЕ ИЛИ, 4 о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, оно содержит триггер, причем входы первого сумматора подключены к выходам эле- ментов ИСКЛЮЧЮЩЕЕ ИЛИ первой и вто рой групп, первые входы которых соединены с входами соответствующих тетрад десятичных разрядов операндов уменьшаемого и вычитаемого устройст" . ва, выход младшего разряда первого 50Составитель А.КТехред Л.Олийн сумматора является выходок младшего разряда двоично-десятичного кода разности устройства,выходы трех старших разрядов соединены с входами трех младших разрядов первого слагаеого второго. сумматора, а выход переноса соединен с входами старшего разряда первого и двух младших раз" рядов второго слагаемого второго сумматора, выходы трех младших разрядов которого соединены с выходами трех старших разрядов :двоично-десятичного кода разности устройства, а выход старшего разряда является выходом сигнала переноса в старший разряд устройства, выход переноса самого старшего разряда устройства соединен с входом триггера, прямой и инверсный выходы которого соединены с вторыми входами элементов ИСКЛОЧДОЦЕЕ ИЛИ первой и второй групп, инверсный выход триггера является выходом знака устройства.
СмотретьЗаявка
4468635, 13.05.1988
ПРЕДПРИЯТИЕ ПЯ А-1589
ЯКУНИН ЮРИЙ ИВАНОВИЧ
МПК / Метки
МПК: G06F 7/50
Метки: вычитания, десятичных, чисел
Опубликовано: 23.03.1990
Код ссылки
<a href="https://patents.su/3-1552176-ustrojjstvo-dlya-vychitaniya-desyatichnykh-chisel.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для вычитания десятичных чисел</a>
Устройство для контроля сумматора
Номер патента: 510716
Опубликовано: 15.04.1976
Авторы: Беришвили, Гахария, Кипшидзе, Мурадян, Чачхиани
МПК: G06F 11/28
Метки: сумматора
...13 и 14 при заданной величине резистора 3 и напряжений - Е и +Е и уровня напряжений логического О и 1.Когда на вход х, ключевой схемы подается код 1, то в средней точке между резисторами 13 и 14 преобладает положительное напряжение, которое запирает диод 19, Поэтому напряжение +Е поступает на вход усилителя без погрешности через суммирующий резистор 3 и диод 20,Проводимости суммирующих резисторов 3, 4, 5, б, 7 и резистора 15 усилителя 1 подобраны так, что,коды хх 2, хз и х 4 имеют один вес, 1 код х 5 - два веса, и напряжение - Соп. - три веса.При поступлении на вход устройства кодовых комбинаций 1 - 8 на выходе инвертора 11 устанавливается код О, а на выходе 1 2 3 4 5 б 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27...
Устройство переноса сумматора
Номер патента: 377770
Опубликовано: 01.01.1973
МПК: G06F 7/50
...И 5,б и ИЛИ - НЕ 7, реализует функцию неравнозначности (+1) разряда. Схема И -ИЛИ - НЕ (+1) разряда, составленная изэлементов И 8 и 9 и элемента ИЛИ - НЕ10, вырабатывает сигнал отсутствия переноса(+1) разряда, При появлении переноса в(+1) разряде на выходе элемента 10 возникает сигнал О полярности. Один вход элемента И 9 связан с входом 11, принимающим сигнал переноса 1-го разряда, другойвход элемента И 9 - с выходом схемы неравнозначности (+1) разряда.Входы 12 - 15 связаны с выходами триггеров регистров слагаемых (+2) разряда. Элементы И 16, .17 и элемент ИЛИ - НЕ 8составляют схему неравнозначности (+2)разряда. Сигнал переноса (+2) разряда вырабатывается схемой, состоящей из элементовИ 19 и 20 и элемента ИЛИ - НЕ 21.На входы 22 - 25...
Разряд двоично-десятичного сумматора
Номер патента: 441562
Опубликовано: 30.08.1974
Автор: Алиев
МПК: G06F 7/385
Метки: двоично-десятичного, разряд, сумматора
...кода 8 - 4 - 2 - 1 (С==0 - :6).В дальнейшем под 2; понимается представлением цифры Р, в коде сумматора.Код цифры У, поступает на узел 3 инверсиикода, управляемого по входу А-признаком Хзн.На выходе узла 3 получается четырехразрядный двоичный код числа2 с Хн - О(2)15 - 2 Хзн = 1На схему подаются сигналы управления, покоторым в сумматоре 1 происходит сложениецифр, подаваемых на его входы, - Г;, Х;,ч- ь 6 д (по признакам ч г - 1 и дв сумматордобавляются соответственно цифры 1 и 6).При Хзн=О сумматор 1 работает в обычномпорядке. Если Х,=1, код сумматора, подаваемый по цепям обратной связи на его вход,с помощью узла 3 инвертируется. Это приводит к тому, что результат сложения оказывается записанным в сумматоре в инверсном коде....
Сумматор с последовательным переносом
Номер патента: 1559342
Опубликовано: 23.04.1990
Автор: Сурнин
МПК: G06F 7/50
Метки: переносом, последовательным, сумматор
...21, а также на входе переноса сумматора 21. На входах сумматора 22 значения сигналбв сохраняют55 сл . На выходе 38 суммы сумматора 22 устанавливается значение третьего разряда результата, на выходе переноса сумматора 22 и, соОТВетственно, на выходе переноса сумматора 20 - эначениепереноса по результату сложения всумматоре 22. На первых входах элементов И 5 и 11 устанавливаются единичные сигналы соответственно, черезвторье входы элеменэов ИЛИ 1 и 1 наПЕРВОМ И ВТОРОМ ОСНОВНЫХ ВХОДаХ, СУМматора 20 устанавливаются значения А иВсоот.ветственно,1 акт пятый. На входах сумматора 22и наль 1 (если они были) выпадают. Навыходах сумматора 22 и входах суммато"р;: 20 значения си алов сохраняются,На выходе 36 суммы сумматора 20 уста вливается...
Разряд счетчика-сумматора
Номер патента: 1690192
Опубликовано: 07.11.1991
Автор: Комаров
МПК: H03K 23/00
Метки: разряд, счетчика-сумматора
..."0".Режим параллельной записи лог."1" обеспечивается подачей на шину 2 параллельной записи уровня "1" и на шины 12 и16 управления записью и сброса уровня "0", При этом выход разряда счетчика-сумматора устанавливается в состояние "1", Перед записью кода "1" необходимо провести сброс счетного разряда 9.Режим хранения обеспечивается подачей на шину 12 управления записью уровня "1", а на шину 16 сброса уровня "0", При этом запрещается запись новой информации, и до прихода счетного импульса предыдущая информация хранится в счетчике. Поступление положительного счетного импульса приводит к изменению состояния счетчика на следующее в последовательности двоичного счета, если на шинах 20 уровни лог."1",Режим суммирования предназначендля...
Предыдущий патент: Устройство для деления
Следующий патент: Устройство для вычисления функции 1х
Случайный патент: Теплоизолирующий контейнер для слитков