Ассоциативное устройство для суммирования массива чисел

(19) (И) О С 06 Е 7 ОСУДАРСТВЕННЫПО ИЗОБРЕТЕНИЯМПРИ П(НТ СССР НОМИТЕТ ОТНЯТИЯ САНИЕ ИЗОБРЕТЕНИ СССР985.СР986. ИВНОЕ МАССИ СТРОЙСТ ЧИСЕЛ(57) Изобрелительной тзовано в сичисел. Цель к вычисть испол массивовляется по оситсяможет бработки ение от хнике и емах изоб ения я схемаработиг. ков переносо со к вычислибыть испольтки массиво нения разрядов бло зрядных срезов и б суммы и переносов запомифиг,8анения лока и на а узла х а фиг. 9 ная сх функциона разрядног ресреза; граммы винхро- хросиг работки с ителем син нные д гналов пре в Ассоциативное мирования массива блок 1 ассоциатив )в слагаемых по и из (и + 1 оятп + 1 ки разрядных срез мационные входы 3 4, информационныеляющие выходы 6, суммы и переносов устройство д чисел содер ной памяти е разрядов, гр) блоков 2 о ов, имеющих управляющи выходы 5, у блок 7 запом имеющий ин(56) Авторское свидетельстВ 1273917, кл. С 06 Е 7/50Авторское свидетельство1424011, кл. С 06 Г 7/50 Изобретение относитсятельной технике и можетзовано в системах обрабо в чисел.Цель изобретения - повьппение быстродействия устройства.На фиг. 1 приведена структурная схема устройства; на фиг. 2 - структурная схема блока обработки разрядного среза; на фиг. 3 - функциональная схема преобразователя двоичного кода в код количества единиц, пример исполнения; на фиг. 4 - функциональная схема узла формирования признаков суммы и переносов, на фиг. 5 - функциональная схема узла распределения значений перекосов для случая четырнадцати слагаемых; на фиг. 6 - структурная схема блока запоминания вышение быстродействия устройстваЦель достигается за счет обработкиразрядных срезов слагаемых параллельно по всем разрядам. Для этого в устройство, содержащее блок ассоциативной памяти и блок обработки разрядного среза, введены дополнительные блоки обработки разрядных срезов, каждыйиз которых содержит два регистра, двегруппы элементов И, преобразовательдвоичного кода в код количества единиц, группу элементов И-ИЛИ, группуэлементов ИЛИ, элементы ИЛИ и ИЛИ-НЕ.Устройство также содержит элементзадержки, элемент НЕ, распределительсинхроимпульсов и блок запоминаниясуммы и переносов. 9 ил., 1 табл.цтоные выходы 8 и 9, и распределитель 19 синхросигналов.Каждый из блоков обработки разрядного среза (фиг. 2) включает узел 11 хранения разрядного среза, преобразователь.12 двоичного кода в код количЕства единиц, имеющий информационнтте входы 13 и информационные выходы 14, узел 15 формирования признаков 1 О суммы и переносов, имеющий информационный лход 16 суммы и информационн е выходы 17 переносов, а также узел 1 распределения значений переносов, имеющий информационные выходы 19, 15Преобразователь 12 (фиг. 3) состоит из группы схем И/ИЛИ 20.Узел 15 формирования признаков срммы и переносов (фиг. 4) содержит регистр 21, первую группу элементов 2 О И;22, элемент ИЛИ 23, вторую группу элементов И 24 и элемент ИЛИ-НЕ 25,Узел 18 распределения значений п реносов включает в себя группу элем нтов ИЛИ 26. Пример его реализации 25 д я случая четырнадцати слагаемых п едставлен на фиг. 5.Блок 7 запоминания суммы и переносов содержит регистр 27 суммы, груп- пУ регистров 28 переносов, третью 3 О группу элементов И 29, элемент И 30 и элемент 31 задержки.Для управления записью .в регистры биотоков 11 используются элемент НЕ 32 и группа элементов И-ИЛИ 33. Первые и блоков 2 имеют разряд 35 нсть обрабатываемых срезов, равную щ а остальные (1 а 8 тп+1) блоков имей ют разрядность, разную1 оааю. Соответственно, в этих блоках число входЮв 13 (как и число выходов 14) блоков 12 составлЯет щ и 11 о 8 пшБлок 7 имеет (и+1 о 8 щ + и 1 х х 1 о 8 тп+ (1 о 8 щ- з.) + 1, где 1 - (1, , 1 о 8 щ+1), выходов 8, 45 Ь+1 о 8 ш+ 1) выходов 9. В узле 15 иМеется К/2 выходов 17, а в узле 18 имеется1 о 8 К выходов 19, где К - число входов этих узлов.Устройство реализует алгоритм параллельного по всем разрядным срезам суммирования чисел. Процесс обработви одного разрядного среза происходит следующим образом: сначала происходит цврегруппировка нулей и единиц раэрядйого среза, в результате чего все Единицы размещаются в младших разряЦахр а все остальные разряды занимают йули; На основе анализа данной последовательности нулей и .единиц принимают решение о значении, суммы и признака единицы переноса. Если последняя единица находится в нечетном разряде, то значение суммы Я в данном разрядном срезе равно "1",. если в четном, то ",0" Признак переноса формируется в том разряде Р , в котором проходит граница между нулями и единицами, причем если граница проходит через нечетный разряд, то признак переноса смещается на один разряд в сторону единиц.Значение переносов формируют согласно таблице, где Р - переносы в 1-й разряд, формируемые на основании значений Рю тМаксимальное число переносов, ко-, торое может быть сформировано в раз-. рядном срезе, определяется формулойЯ = 1 о 8 щ . (1)Устройство работает следующим образом.Исходные данные для суммирования записываются в блок 1 ассиоциативной памяти, откуда слагаемые по вертикальным (разрядным) срезам направляются в блоки 2 обработки разрядных срезов. Из них тт блоков имеет разрядность щ. Остальные (1 о 8 тп+1) блоки имеют разрядность, равную т 1 о 8 тп, причем входы этих блоков задействованы в соответствии со схемой обработки .разрядных срезов. Обработка информа-ции в разрядных срезах происходит следующим образом. Разрядный срез записывается в регистр узла 11 хранения разрядного среза, откуда поступает на входы 13 преобразователя 12 на выходах 14 разрядный срез представляет последовательность всех единиц в младших разрядах и всех нулей в старших. Упорядоченная таким образом последовательность "0" и "1" разрядного среза записывается в регистр 21. Решение о наличии ассоциативных признаков суммы и переносов происходит на основе анализа границы между нулями и единицами в регистре 21. Если йоследняя единица - в нечетном разряде, то она поступает на первый вход элемента И 22, на второй вход которого поступает единица с инверсного выхода следующего разряда. Если последняя единица - в четном разряде, то на вторые входы элементов И 22 поступает "0" и на выходах элементов И 22 будет "0". Признак суммы с вы64615 6 как в устройство поступит очередной массив слагаемых из блока 10 5 в20 Сформированные переносы по сигналу из распределителя 10 синхросигналов записываются в регистр 28 переносов блока 7 запоминания суммы и перено. - сов. По сигналу из распределителя 10 информация из блока 7 запоминания сумм и переносов с выходов 8 поступает в регистры узлов 11 хранения разрядного среза и обработка повторяется аналогично описанному. Так происходит до тех пор, пока будут формироваться признаки переносов. Как только признаки переносов будут равны нулю, с выходов элементов И 24 нули поступают на элемент ИЛИ-НЕ 25, с выхода 6 которого единица поступает на вход элемента И 30 блока 7 хранения суммы и переноса. Сигнал с выхода И 30 открывает элемент И 29, и полученная сумма снимается с выхода 9 блока 7. Этот же сигнал с выхода элемента 31 задержки подается на входы управления записью в регистры узлов 11 блоков 2 очередного массива слагаемых из блока 1. Инверсное значение сигнала. с выхода элемента И 30 используется для управления записью в регистры узлов 11 из регистров переносов на тех, тактах работы устройства, на которых еще не завершена обработка переносов. Задержка сигнала с выхода элемента И 30 необходима для завершения процесса передачи суммы из регистра 27 перед тем,55 5 15хода 16 элемента ИЛИ 23 поступает врегистр 27 суммы блока хранения сумм,и переносов и записывается в разрядсоответствующий данному разрядномусрезу. Признак переноса Р; формируется при помощи элементов И 2, Еслиграница между нулями и единицами -в четном разряде, то эта единицапоступает на первый вход элементаИ 2, на второй вход которого поступает единица с инверсного выходасоседнего старшего четного разрядарегистра 21. Если последняя единица - в нечетном разряде, то признакпереноса формируется группой элементоИ 24, которая соответствует паре разрядов, смещенной на один разряд всторону соседнего младшего разряда.Сформированные признаки переносовпоступают с выходов 17 элементов И 24на входы элементов ИЛИ 26 узла 18распределения значений переносов, который формирует переносы согласнотаблице,25 30 35 40 45 50 Формула изобретения Ассоциативное устройство для суммирования массива чисел, содержащее блок. ассоциативной памяти и первый блок обработки разрядного среза, содержащий первый и второй регистры, первую и вторую группу элементов И и преобразователь фвоичного кода в код количества единиц, о т л и ч а ющ е е с я тем, что, с целью повьппения быстродействия, устройство содержит блоки обработки разрядных срезов с второго по (и + 1 ое а+1)-й, где и - разрядность слагаемых, ш - число слагаемых, распределитель синхроимпульсов и блок запоминания суммы и переносов, каждый блок обработки разрядных срезов содержит группу элементов И-ИЛИ, группу элементов ИЛИ, элемент ИЛИ, элемент ИЛИ-НЕ, блок запоминания суммы и переносов содержит регистр суммы, группу регистров переноса, третью группу элементов И, устройство, кроме того, содержит элементИ, элемент задержки и элемент НЕ,причем выходы блока ассоциативной памяти, соответствующие каждому разрядному срезу, соединены соответственнос первыми входами элементов И-ИЛИв соответствующем блоке обработкиразрядного среза, в каждом блоке обработки разрядного среза выходы элементов И-ИЛИ подключены к соответствующим входам первого регистра, выходы которого соединены с входами преобразователя двоичного кода в кодколичества единиц, выходы которогосоединены с соответствующими входамивторого регистра, прямые выходы нечетных разрядов которого соединеныс первыми входами элементов И первойгруппы, вторые входы которых соединены с инверсными выходами соседнихстарших четных разрядов второго регистра, выходы элементов И первойгруппы соединены с входами элемента ИЛИ, прямые выходы четных разрядоввторого регистра соединены с первымивходами элементов И второй группы,вторые входы которых соединены с инверсными выходами соседних старших четных разрядов второго регистра,выходы элементов И второй группы соединены с входами элемента И-НЕ и с1564615 Распределение единиц относительного 1-го разрядногосреза Р,Количеств единиц в1-м разрядномсрезе Р+ 3 1+ 2 О О О О О О О 1 О О О О О О 1 О О О 1 О О О 12 13 14 15 16 О 1 О О взводами элементов ИЛИ группы в соответствии с таблицей шифрации двоичного кода из унитарного кода количества единиц, выходы элементов ИЛИ группы соединены с входами соответствующего регистра переноса, выход элемента ИЛИ каждого блока обработки разрядного среза соединен с соответс 1 вующим входом регистра суммы, выхо О дЦ которого соединены с первыми входамй элементов И третьей группы и с вторьми входами первых элементов И-ИЛИ группы всех блоков обработки разрядных срезов, вторые входы элементов И третьей группы соединены с выходом эцемента И, входы которого соединены свыходами элементов ИЛИ-НЕ соответств ющих блоков обработки разрядных с 1 езов, -й выход каждого 1-го регис ра переноса соединен с вторым входом (1+1)-го элемента И-ИЛИ группы(1+1)-го блока обработки разрядногосреза, выход элемента И соединен свхоцами элемента НЕ и со входом элемента задержки, выход элемента НЕсоединен с третьими входами элементовИ-ИЛИ группы во всех блоках обработкиразрядных срезов, выход элемента задержки подключен к четвертым входамэлементов И-ИЛИ групп во всех блокахобработки разрядных срезов, выходыэлементов И третьей группы соединеныс выходами суммы устройства, выходыраспределителя синхроимпульсов соединены соответственно с тактовымивходами первых регистров, вторых регистров блоков обработки разрядныхсрезов и с тактовыми вхорами регистра суммы и регистров переноса.1564615 Составитель А.СтенановРедактор А,Огар Техред М.Дидьпс Корректор Н.Ренская ираж 561 оизводственно-издательский комбинат Патент, г. Ужгор гарина, 1 О Заказ 1160ВНИИПИ Государственного1 13035,исное и открытиям при ГКНТ СССР аб., д. 4/5 комитета ло изобретенияМосква, Л, Раушская