Преобразователь параллельного кода в последовательный

)5 Н 03 М 9/00 ф;,0 ЦЙЙ1%й 11 Б 3 Ы 5 МБЮ;дБЛИОТЕКА 1 ОПИС ИЗОБРЕТЕНИЯ ЕТЕЛЬСТВУ ВТОРСКОМУ рочного процесса, Цельповышение информативносвателя путем временногопоследовательного кодатель содержит счетчикитор 2 импульсов, дешифрменты И 5 и 14, элемент17, 18, 20, элементыблок 8 управления, регипы элемента П 10 и 19,ментов НЕ 21, группу элИЛИ 22, триггеры 16 и 2равления выполнен на тр25, дешифраторе 26, кои шине 28 логической е-ль ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И 01 НРЫТИЯМПРИ ГКНТ СССР 1(56) Авторское свидетельство СССР Р 898419, кл, Н 03 И 9/00, 1980, (54) ПРЕОБРАЗОВАТЕЛЬ ПАРАЛЛЕЛЬНОГО КОДА В ПОСЛЕДОВАТЕЛЬНЬ 1 Йтение относится к автомаслительной технике иможетзовано в устройствах вво-,нформации автоматизированнаучного исследования сваизобретения -ти преобразоуплотненияПреобразова-1,4, генераатор 3, элеы И 6, 11,ИЛИ 7 и 15,стр 9, .групгруппу элеементов3. Блок 8 упиггерах 24,ммутаторе 27диницыаИзобретение относится к автоматике и вычислительной технике и можетбыть использовано в устройствах ввода-вывода информации автоматизирован 5ных систем научного исследования сварочного процесса.Цель изобретения - повышение информативности преобразователя за счетвременного уплотнения последователь".ного кода.На фиг.1 представлена функциональная блок-схема преобразователя; нафиг. 2 - блок управления; на Фиг,З -временные диаграммы, поясняющие работу преобразователя.Преобразователь (фиг.1) содержитпервый счетчик 1, генератор 2 импуль-.сов, первый дешифратор 3, второйсчетчик 4, первый элемент НЕ 5, первый элемент И 6, первый элемент ИЛИ7, блок 8 управления, регистр 9, первую группу элементов И 10, второйэлемент И 11, второй дешифратор 12,третий счетчик 13, второй элемент 25НЕ 14, второй элемент ИЛИ 15, второйтриггер 16, третий и четвертый элементы И 17 и 18, вторую группу элементов И 19, пятый элемент И 20,группу элементов НЕ 21, группу элементов ИЛИ 22 и первый триггер 23.Блок 8 управления 1 Фиг.21 содержитпервый и второй триггеры 24 и 25, дешифратор 26, коммутатор 27 и шину 28логической единицы, 35Преобразователь параллельного кодав последовательный работает следующимобразом.В исходном состоянии генератор 2импульсов вырабатывает последовательность импульсов (фиг. За), Счетчики4 и .13 установлены в нулевое состояние, а счетчик 1 считывает импульсы,при этом триггер 23 сигналом низкогоуровня запрещает дешифратору 2 дешифрировать коды счетчика 1. Дешифратор12 дешифрирует нулевой код счетчика 4,поэтому на его первом выходе установлен сигнал высокого уровня.Работа преобразователя начинаетсяпри поступлении на информационные входы регистра 9 параллельного кода ина вход пуска блока 8 управления сигнала пуска, После получения сигналапуска блок 8 управления вырабатываетсигнал высокого уровня на втором выходе; который через второй вход элемента ИЛИ 7 поступает на информационный вход триггера 16. Первый же импульс с выхода генератора 2 импульсов устанавливает триггер 16 в единичное состояние. Сигнал с выхода триггера 16 по установочному входу счетчика 1 сбрасывает его в исходное состояние. С первого выхода блока 8 управления на управляющий вход регистра 9 подается сигнал, .по которому в него записывается код, подлежащий преобразованию. Кроме того, сигнал с второго выхоДа блока 8 управления по второму входу устанавливает триггер 23 в единичное состояние. Сигнал с выхода триггера 23 разрешает дешифратору 3 декодировать коды счетчика 1, установленного в исходное состояние. На первом выходе дешифратора 3 появляется сигнал высокого уровня (фиг.Зб, Е ), Этот сигнал поступает на установочный вход триггера 6 устанавливая его в исходное состояние, тем самым разблокируя счетчик 1.Поступление первого же импульса на счетчик 1 устанавливают на его выходе код единицы. При этом с первого выхода дешифратора 3 сигнал снимает- ся и устанавливается на втором выходе (фиг,2 в).Сигнал с второго выхода дешифратора 3 поступает на первый вход элемента И 20, на втором входе которого присутствует сигнал с первого выхода дешифратора 12 (фиг.Зг). На выходе элемента И 20 появляется сигнал высокого уровня (фиг.З) который через элемент ИЛИ 15 поступает на выход преобразователя. Таким образом, на выходе преобразователя формируется стартовая посылка последовательного кода (Фиг.Зо, С -й 1).Одновременно сигнал с второго выхода дешифратора 3 поступает через элемент И 6 и элемент ИЛИ 7 на информационный вход триггера 16.Поступление очередного импульса (Фиг.За, й) на счетный вход триггера 16 устанавливает его в единичное состояние, Счетчик 1 устанавливается в нулевое состояние, которое дешифратор 3 декодирует, вырабатывая сигнал на первом выходе (фиг.Зб, В) и снимая сигнал с второго выхода. По переднему Фронту сигнала с первого выхода дешифратора 3 счетчик 4 устанавливают на разрядных выходах код единицы. Дешифратор 12 снимает сигнал с первого выхода и устанавливает сигнал на втором выходе (фиг.Зд). Одновременно сигнал с первого выхода дешифратора З.устанавливает в исходное5 16состояние триггер 16 и поступает навторой вход первого элемента И 1 Огруппы, на третьем входе которогоприсутствует сигнал с второго выходадешифратора 12. Происходит проверкапервого разряда преобразователя кода, соответствует ли он уровню логической единицы,Предположим что первый разряд па- .раллельного кода равен логическойединице. Тогда первый элемент И 10группы пропускает сигнал с второговхода на выход, который проходит также на выход первого элемента ИЛИ 22группы (фиг,З). Поступление очередного импульса на счетный вход счетчика 1 устанавливает на его выходекод единицы. При этом с первого выхода дешифратора 3 сигнал снимается,следовательно оканчивается сигнална выходе первого элемента ИЛИ 23группы, а устанавливается сигнал навтором выходе. Сигнал с второго выхода дешифратора 3 поступает на первый вход первого элемента И 19 группы, на втором входе которого присутствует сигнал с второго выхода дешифратора 12, Происходит проверкапервого разряда преобразуемого кода,соответствует ли он уровню логического нуля, Так как первый разряд в данном случае равен логической единице,то сигнал низкого уровня с выходапервого элемента НЕ 21 группы запрещает прохождение сигнала с первоговыхода первого элемента И 19 группына его выход. Следовательно, на время действия сигнала с второго выходадешифратора 3 сигнал на выходе первого элемента ИЛИ 22.группы равен нулю. В результате этого на выходеэлемента ИЛИ 15 формируется сигнал(фиг.Зо, й 1-й) с переходом из высокого уровйя в низкий в середине временного интервала что соответствуетпередаче единичного бита последовательного кода,Поступление очередного импульса(фиг.За, ) на счетный вход триггера 16 устанавливает его в единичноесостояние, Происходит очередной сброссчетчика 1 в нулевое состояние, выработка на первом выходе дешифратора 3сигнал высокого уровня, передний фронткоторого устанавливает на разрядныхвыходах счетчика 4, соответствующийпоявлению сигнала на третьем выходедешифратора 12. Этот сигнал разреша 9407 6 5 10 15 20 25 30 354045 5 С 55 ет вывод второго разряда параллельного кода.В дальнейшем процесс повторяется и происходит последовательный опрос и передача всех разрядов регистра 9, Предположим, что последний разряд регистра 9 равен логическому нулю. Когда при очередной установке счетчика 1 в нулевое состояние, сигнал с первого выхода дешифратора 3 увеличивает состояние счетчика 4 на единицу, дешифратор 12 декодирует его, выставляя на (и+1)-м выходе сигнал высокого уровня (фг.Зе) . Одновременно сигнал с первого выхода дешифратора 3 поступает на второй вход последнего элемента И 1 О группы, на третьем входе которого присутствует сигнал (и+1)-го выхода дешиФратора 12, Происходит проверка последнего разряда преобразуемого кода, соответствует ли он уровню логической единицы. Так, как последний разряд равен нулю, то на первом выходе последнего элемента И 10 группы сигнал отсутствует и блокирует формирование сигнала на выходе последнего элемента И 10 группы. Поступление очередного импульса на счетный вход счетчика 1 устанавливает на его выходе код единицы, При этом с первого выхода дешифратора 3 сигнал снимается, а устанавливается на втором выходе. Сигнал с второго выхода дешифратора 3 поступает на первый вход последнего элемента И 19 группы, на втором входе которого присутствует сигнал (и+1)-го выхода дешиФратора 12, Происходит проверка последнего разряда преобразуемого кода,соответствует ли он уровню логического нуля, Это подтверждается наличием сигнала на выходе последнего элемента НЕ 21 группы, который по третьему входу разрешает прохождение через последний элемент И 19 группы, сигнала с его первого входа на выход (Фиг.Зл). В результате на выходе элемента ИЛИ 15 формируется сигнал (фиг.Зо, С -) с перепадом из низкого уровня в высокий в середине временного интервала, что соответствует передаче нулевого бита последовательного кода.Поступление очередного импульса(фиг.За, 4) приводит к очередному последовательному формированию сигналов на первом, затем на втором выходах дешифратора 3. При этом на счетчике 4 установится код, соответст 1619407вующий появлению сигнала на предпоследнем выходе дешифратора 12. Этотсигнал поступает на второй вход элемента И 17, на выходе которого формируется сигнал (фиг.Зм) на период дей 5ствия сигнал с первого выхода дешифратора 3. В результате на выходе элемента ИЛИ 15 формируется сигнал(фиг,Зс, й- ) первой стоповой посыл"0ки. Вторая стоповая посылка Формиру"ется на выходе элемента ИЛИ 15(Фиг.Зо, й) аналогично под управлением сигналов с последнего выходадешифратора 12 и первого выхода дешифратора 3 на элементе И 18 (Фиг.Зн).При Формировании второй стоповойпосылки на выходе преобразователясчетчик 4 заполняется и на его выходепоявляется сигнал высокого уровня,который разрешает отсчитать одну единицу счетчику 13 и, пройдя через элемент НЕ 5, снимает разрешающий сигналс выхода элемента И 6, чем блокируетпрохождение сигнала с второго выхода 25дешифратора 3 через элемент И 6, исчетчик 1 не устанавливается в исходное состояние. Поступление очередногоимпульса на счетный вход счетчика 1устанавливает на его разрядных выходах код, по которому дешифратор 3 вырабатывает сигнал на третьем выходе.Этим сигналом счетчик 4 сбрасываетсяв исходное состояние и далее черезэлементы И 11 и ИЛИ 7 поступает наинформационный вход триггера 16. Очередной импульс, поступающий на счетный вход триггера 16 устанавливаетего в единичное состояние. Счетчик 1сбрасывается в исходное состояние,сигнал с первого выхода дешифратора 3сбрасывает в исходное состояние триггер 16, и начинает повторяться описанный цикл Формирования стартбвойпосылки, опроса разрядов регистра 9 45и Формирования двух стоповых последовательных кода,После очередного цикла формирования последовательного кода, счетчик13, емкость которого равна требуемому числу повторений, заполняется ина его выходе .появляется потенциальный сигнал, который пройдя через элемент НЕ 14, снимает разрешающий сигнал с второго входа элемента И 11,55чем блокирует прохождение сигнала стретьего выхода дешифратора 3 черезэлементы И 11 и ИЛИ 7 на информационный вход триггера 16. Поэтому по приходу очередного импульса на счетныйвход счетчика 1 дешифратор 3 вырабатыввает сигнал на четвертом выходе,который сбрасывает счетчик 13 в исходное состояние и поступает на первыйвход блока 8 управления.Если работа преобразователя продолжается,то сигнал пуска на входе пускаблока 8 управления присутствует, Посигналу с четвертого выхода дешифратора 3 блок 8 управления вырабатываетсигнал высокого уровня на первом выходе, который через второй вход элемента ИЛИ 7 поступает на информационный вход триггера 16. Очередной им-.пульс, поступающий на счетный входтриггера 16, устанавливает его в единичное состояние, что приводит ксбросу счетчика 1 в исходное состояние. Затем с другого выхода блока 8управления на управляющий вход регистра 9 подается сигнал, по которому внего записывается следующий код, подлежащий преобразованию, Начинает повторяться описанный цикл преобразования параллельного кода в последовательный,Если работа преобразователя окончена и сигнал пуска с входа пускаблока 8 управления снят, то блок 8 управления сигналов по первому и второму выходам больше не выставляет. Поэтому очередной импульс на счетномвходе счетчика 1 вырабатывает код,по которому дешифратор 3 Формируетсигнал на пятом выходе, Этот сигналпоступает через элемент ИЛИ 7 на информационный вход триггера 16, чтоприводит к сбросу счетчика 1, и напервый вход триггера 23, устанавливаяего в исходное состояние, что приводитк блокировке дешифратора 3.Блок 8 управления работает следующим образом. Перед началом работытриггеры установлены в исходное состояние. С их выходов на первые и вто-рые управляющие входы дешифратора 26и коммутатора 27 поступает код "00".Этот код подключает первый информационный вход коммутатора 27 на еговыход. Так как на втором информационном входе коммутатора 27, т,е. на вхо"де пуска блока 8 управления сигналпуска отсутствует, то и на выходекоммутатора 27 сигнал отсутствует.Так как выход коммутатора 27 подключен к стробирующему входу дешифрато-ра 26, то последнему запрещается де 16 9407 105 10 15 20 25 30 35 40 45 50 55 шифрация кода "00" и на всех его выходах отсутствует сигналы высокогоуровня, На тактовый вход блока 8 управления поступают импульсы, которыеподаются на синхроводы триггеров 24и 25,С появлением сигнала пуска на входе пуска блок 8 управления начинаетвырабатывать управляющие сигналы,Сигнал пуска проходит через коммутатор 7 и появляется на стробирующемвходе дешифратора 26, Последний дешифрирует код 00 и на его первомвыходе появляется сигнал, которыйпоступает на первый выход блока 8 управления, Кроме того, этот сигнал поступает на 1-вход 1 К-триггера 24. Отрицательный фронт первого же импульса на синхровходе 1 К-триггера 24,поступившего после установки сигналана его 1- входе, устанавливает егов единичное состояние. Следовательно,на управляющих входах дешифратора 26и коммутатора 27 устанавливается код"01". Этот код подключает первый информационный вход коммутатора 27 наего выход. Так как на первом информаоционном входе коммутатора 27 установлен сигнал логической единицы сшин, то этот сигнал, пройдя черезкоммутатор 27, разрешает дешифратору26 декодировать код "О 1". Дешифратор 26 под воздействием этого кодаснимает сигнал с первого выхода иустанавливает сигнал на втором выходе. Этот сигнал поступает на второйвыход блока 8 управления и на 1-вход1 К-триггера 25, который устанавливается в единичное состояние отрицательным фронтом первого же тактовогоимпульса. Следовательно, на управляющих входах дешифратора 26 и коммутатора 27 устанавливается код "11".Этот код подключает третий информацинный вход коммутатора 27 на его выход. Третьим информационным входомкоммутатора 27 является вход блока 8управления, сигнал на котором появляется только после окончания преобразования параллельного кода и последовательный. Следовательно, после появления кода "11" дешифратор 26 блокируется и снимает сигнал с второговыхода.После окончания преобразования параллельного кода в последовательныйна входе блока 8 управления появляется сигнал. Этот сигнал проходит через коммутатор 27 на стробирующий входдешифратора 26, рязблокируя его. Цешифратор 26 дешифрирует код "11" иустанавливает на третьем выходесигнал, поступающий на К-входы 1 Ктриггеров 24 и 25, Последние сбрасываются в исходное состояние отрицательным фронтом первого же тактовогоимпульса, поступающего на их синхроводы. Следовательно, на управляющихвходах дешифратора 26 и коммутатора27 устанавливается код "00". Это говорит о том, что блок 8 управлениявозвращается в исходное состояние после цикла преобразования параллельногокода в последовательный. Если к этомувремени сигнал пуска снят с входа пуска блока 8 управления, то он так иостается в исходном состоянии, а если установлен, то блок 8 управления переходит к выполнению очередногоописанного цикла,формула изобретения 1. Преобразователь параллельного кода в последовательный, содержащий регистр, первые входы которого являются информационными входами преобразователя, выходы соединены с первыми входами элементов И первой группы, генератор импульсов, выход которого соединен с первым входом первого счетчика, выходы которого соединены с соответствующими входами первого дешифратора, первый и второй выходы которого соединены с вторыми входами элементов И первой группы .и первым входом первого элемента И, выход которого соединен с первым входом первого элемента ИЛИ, третий выход первого дешифратора соединен с первыми входами второго элемента И и второго счетчика, первые выходы второго счетчика соединены с соответствующими входами второго дешифратора, первые выходы которого соединены с третьими входами соответствующих элементов И первой группы, второй выход второгосчетчика соединен через первый элемент НЕ с вторым входом первого элемента И и непосредственно с первым входом третьего счетчика, выход которого через второй элемент НЕ соединен с вторым входом второго элемента И, выход которого соединен с вторым входом первого элемента ИЛИ, третий вход которого подключен к четвер 11 1 Ы 9407 12тому выходу первого дешифратора, пятый выход первого дешифратора соединен с первым входом блока управления, второй вход которого является входом "Пуск" преобразователя, первый и второй выходы блока управления соединены соответственно с вторым входом регистра и четвертым входом первогоэлемента ИЛИ, второй элемент ИЛИ, вы ход которого является выходом преобразователя, о т л и ч а ю щ и й с я тем, что, с целью повышения информативности преобразователя, в него вве" дены вторая группа элементов И, груп па элементов НЕ, группа элементов ИЛИ, третий, четвертый и пятый элементы И и триггеры, первый и второй входы и выход первого триггера подключены соответственно к первому выходу блока управления, четвертому выходу и второму входу первого дешифратора, третий вход блока управления и первый вход второго регистра объединены и подключены к выходу генератора 25 импульсов, второй вход второго счетчика и первые входы третьего и четвертого элементов И подключены к первому выходу первого дешифратора, выход первого элемента ИЛИ соединен с третьим входом второго триггера, выход которого соединен с вторым входом первого счетчика, второйвход третьего счетчика подключен к пятому выходу первого дешифратора, первые входы элементов И второй группы и первый353вход пятого элемента И подключены к второму выходу первого дешифратора, входы элементов НЕ группы подключены к соответствующим выходам регистРа, . 40 выходы - к вторым входам соответствующих элементов И второй группы, третьи входы которых подключены к соответствующим первым выходам второго дешифратора, выходы элементов И первой и второй групп соединены соответственно с первыми и вторыми входами соответствующих элементов ИЛИ группы, выходы которых соединены с соответствующими первыми входами второго элемента ИЛИ, второй, третий и четвертый выходы второго дешифратора соединены с вторыми входами соответственно пятого, третьего и четвертого элементов .И, выходы которых соединены соответственно с вторым, третьим и четвертым входами второго элемента ИЛИ.2, Преобразователь по п. 1, о т - л и ч а ю щ и й с я тем, что блок управления содержит дешифраторы, коммутатор, триггер и шину логической единицы, выходы первого и второго триггеров соединены с одноименными управляющими входами дешифратора и коммутатора, выход которого соединен со стробирующим входом дешифратора, первый и второй выходы которого. соединены с 1-входами соответственно первого и второго триггеров и являются одноименными выходами блока управления, третий выход дешифратора соединен с К-входами триггеров, С-входы которых объединены и являются тре" тьим входом блока управления, первый информационный вход коммутатора подключен к шине логической единицы, второй и третий информационные входы коммутатора являются соответственно вторым и первым входами блока управле- нияеог4ф ФАЗ Составитель Н. Бочароваактор Н, Яцола Техред И,дидык Корректор Т. Малец е одп при ГКНТ СС ениям и открьгги кая наб , д, 4/ мит оскв роизводственно-издательский комбинат "Патент", г, Ужг ул, Гагарина, 10 Заказ 55 Тир ВНИИПИ Государственного 113035, а по изобр Ж, Рауш