Устройство для преобразования двоичного кода в код системы счисления остаточных классов

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК Н 5 Н 03 М 7/18 я:ц .,": ИВ".( САНИ БРЕТЕНИ КО ВИДЕТЕЛЬ К АВ 5нов, Г.В.Сергиенктученкова тельство СССР М 7/18, 1987, тельство СССРМ 7/18, 1967. ОСУДАРСТВЕН ЫЙ КОМИТЕПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР(54) УСТРОИСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ ДВОИЧНОГО КОДА В КОД СИСТЕМЫ СЧИСЛЕНИЯ ОСТАТОЧНЫХ КЛАССОВ (57) Изобретение относится к вычислительной технике и предназначено для преобразования числа из двоичного кода в код системы остаточных классов, Устройство содержит сумматоры 2 унитарного кода по модулю и дешифратор 3 со связями. Причем сумматоры 2 унитарного кода по модулю выполняют посредстг 1 м коммутации уь,чожение на два значения первого слагаемого и прибавление значения второго слагаемого по модул;:. 2 илИзобретение относится к вычислительной технике и предназначено для преобразования двоичных кодов в код системы счисления остаточных классов (ССОК) в высокопроизводительных вычислительных машинах, работающих в ССОК,Целью изобретения является упрощение устройства.На фиг. 1 представлена схема устройства для преобразования двоичного кода в код ССОК; на фиг. 2 - схема сумматора унитарных кодов по модулю (для Р=З),Устройство (фиг.1) содержит регистр 1, (и - М - 1) сумматоров 2 унитарных кодов по модулю, дешифратор 3, выход 4 устройства, причем выходы М старших разрядов регистра 1 соединены соответственно входами разрядов входа дешифратора 3, выходы которого соединены с входами разрядов первого слагаемого (и - М - 1)-го сумматора 2 унитарных кодов по модулю. Вход первого слагаемого К-го сумматора 2 унитарных кодов по модулю соединен с выходом (К 11)-го сумматора 2 унитарных кодов по модулю, выход первого сумматора 2 унитарных кодов по модулю является выходом 4 устройства, выход К-го разряда регистра 1 соединен с входом вт,.рого слагаемого К-го сумматооа 2 унитарных кодов по модулю, вход устройства - с входом регистра 1Сумматор 2 унитарных кодов по модулю (фиг,2) содержит с первого по шестой элементы И 5-10, причем вход первого разряда входа первого слагаемого сумматора 2 унитарных кодов по модулю соединен с первыми входами элементов И 5 и 6, вход второго разряда входа первого слагаемого сумматора 2 уни арных кодов по модулю - с первыми оходами элементов И 7 и 8, вход третьего разряда входа первого слагаемого сумматора 2 унитарных кодов по модулю - с первыми оходэгли элементов И 9 и 10, вход первого разряда охода второго слагаемого сумматора 2 унитарных кодов по модулю соединен с вторыми входами элементов И 5,7 и 9, вход второго разряда входа второго слагаеглого сумматора 2 унитарных кодов по модулю - с вторыми входами элементов И 6, 8 и 10, выходы элементов И 5 и 8 обьединены и являются выходом первого разряда выхода сумматора 2;нитарных кодов по модулю, выходы элементов И 6 и 9 обьединень, и являются выходол 1 второго разряда выхода сумматора 2 унитарных кодов по модулю, выходы элементов И 7 и 10 объединены и являются выходом третьего разряда выхода сумматора 2 унитарных кодов по модулю. Следуег отметить, что обьсдинение выходов э; ементов И сумматора 2 выполняет функциьэ логического ИГИ, а 5 10 15 20 25 30 35 40 45 50 нумерация разрядов дана в порядке возрастания их значений.Устройство работает следующим образом,В регистр 1 поступает в параллельном коде двоичное число Х:Х=Ап 2 п+ Ап2 +Ао 2 (1) Величина модуля, по которому будет производиться преобразование, пусть будет Р. Для описания его в двоичном коде потребуется М разрядов, т,е.Р=2 - у (2) М - одг(Р+ У ), (3) где у - величина, показывающая, на сколько модуль Р меньше 2.Таким образом, длину входного слова дешифратора 3 можно найти иэ (3). В дешифраторе 3 осуществляется преобразование двоичного кода длиной М разрядов в унитарной код Далее преобразованное число поступает на сумматоры 2, где коммутацией разрядов осуществляется сдвиг числа влево на один разряд и прибавление единицы, если в разряде регистра 1, подключенном к второму входу соответствующего сумматора 2, единица. Результат преобразования снимается с выхода 4 устройства.Разрядность двоичного кода не имеет значения, так как наращивание разрядности осуществляетсн простым добавлением сумматоров 2 к устройству, что повышает однородность устройства и может быть использовано при изготовлении его в интегральном исполнении.Формула изобре ения Устройство для преобразования двоичного кода в код системы счисления остаточных классов, содержащее (и - М 1) сумматоров унитарных кодов по модулю (празрядность числа,М-количество разрядов, необходимое для представления модуля), причем выход перво-о сумматора унитарных кодов по модулю является выходом устройства, вход первого слагаемого К-го (К=1 одгп -1) сумглатора унитарных кодов по модулю соединен с выходом (К+1)-го сумматора унитарных кодов по модулю, о тл и ч а ю щ е е с я тем, что, с целью упрощения устройства, оно содержит дешифратор, причем входы М старших разрядов входа устройства соединены соответственно с входами разрядов входа дешифратора, выходы которого соединены соответственно с входами разрядов входа первого слагаемого (п-М)-го сумматора унитарных кодов по модулю, вход первого слагаемого а- о (а= одгп., и-М) сумматора унитарных кодэв пс модулю сое- -динен с выходом (а1) - го сумматораунитарных кодов по модула . вход1626385 1",О Ю.Г Сост а вител ь А. Кл юе Техред М Моргента рректор А.Осауленко едакт ан аз 285 Тираж 450 ВНИИПИ Государственного комитета по и ри ГКНТ ССС 113035, Москва, Ж,Подписноезобретениям и открытиям иРаушская наб., 4/5 роизводственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарин второго слагаемого В-го (В=1 п-М -1) сумматора унитарных кодов по модулю является парафазным входом В-го разряда входа устройства.