Устройство для преобразования последовательного кода

СОЮЗ СОВЕТСКИСОЦИАЛИСТИЧЕСКРЕСПУБЛИК 801640 151)5 Н 03 М 7/ОФЙ ТЕНИЯ ОПИСАНИЕ ИЗОБРЕК АВТОРСКОМУ СВИДЕТЕЛЬСТВ ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(71) Научно-исследовательский физиктехнический институт при Горьковскогосударственном университетеим, Н.И. Лобачевского(56) Авторское свидетельство СССРк 1270900, кл, Н 03 М 7/00, 1985(54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯПОСЛЕДОВАТЕЛЬНОГО КОДА(57) Изобретение относится к автома 2тике и может быть использовано в устройствах для преобразования последовательных кодов, изменяющих порядок следования разрядов. Изобретение позволяет путем замены одних разрядов последовательного кода другими расширить область применения устройства. Устройство содержит счетчик 1 импульсов, схему 2 сравнения, мультиплексор 3, блок 4 оперативной памяти, триггер 5, элемент 6 запреТа, элемент ИСКЛЮЧАВШЕЕ ИЛИ 7, формирователь 8 импульсов, содержащий элементы НЕ 15, элемент И 16 и элементы НЕ 17. 2 ил.Изобретение относится к автоматике и вычислительной технике и можетбыть использовано в устройствах дляпреобразования последовательных кодов, изменяющих порядок следованияразрядов.Цель изобретения - расширение области применения устройства за счетзамены одних разрядов последовательного кода другими.На фиг. 1 представлена структурная схема устройства; на Фиг. 2 -временная диаграмма его работы.Устройство. содержит (и+1)-разряд 5ный счетчик 1 импульсов, схему 2сравнения, мультиплексор 3, блок 4оперативной памяти, триггер 5,элемент6 запрета, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ7, Формирователь 8 импульсов, информационный вход 9, первые установочныевходы 10, тактовый вход 11, сбросовыйвход 12 вторые установочные входы13 и выход 14 устройства.ФормироВатель 8 импульсов содержит 25три элемента НЕ 15, элемент И 16и три элемента НЕ 17. Элементы НЕ 15инвертируют и задерживают тактовыйимпульс на время с (Фиг, 2 г),при этом на выходе элемента И 16л 30появляется импульс с длительностью(фиг, 2 д). Элементы НЕ 17 инвертируют и задерживают импульс с выходаэлемента И 16 на время л(Фиг,2 е).При использовании микросхем серии35Кформирователь вырабатырает инрерсный импульс длительностью 60-90 нс,задержанный относительно переднегоФронта, тактового сигнала на 80120 нс,40На тактовый вход 11 поступают импульсы с периодом Т. На вход 9 устройства поступает входной Н-.разрядныйкод с частотой смены разрядов 1/Т.Изменение разрядов кода должно происходить.при паузе тактового сигналана входе 11На вход 12 подаетсяСтробирующий импульс произвольнойдлительности, размещенный на временной оси перед первым разрядом вход 50ного кода, При непрерывной подачена вход 9 последовательных И-разрядных кодов, где Ю = 2 , стробирующийиимпульс на вход 12 достаточно податьодин раз перед подачей первого .кода.55На входы 10 поступает и-разрядньп параллельный код номера заменяющегоразряда, Например, если в коде на место 5-го разряда нужно поставить 7-й разряд, то на входы 10 нужно подать код "7", а на входы 13 - код "5".Устройство работает следующим образом.После включения на вход 12 подается импульсный сигнал, а на вход 9 " . входной последовательный код. Состояние счетчика. 1 начинает изменяться по заднему фронту тактовых сигналов. При единичном тактовом сигнале осуществляется запись информации в блок 4 оперативной памяти под действием импульсных инверсных сигналов с Формирователя 8, В паузе тактового сигнала производится считывание инФормации из блока 4 в триггер 5 передним фронтом тактового сигнала (триггер 5 имеет динамический стробирующий вход). Цикл работы устройства, равный 2 "+ тактам, делится на два подцикла. В первом подцикле старший разряд счетчика 1 нулевой, а во втором единичный. Блок 4 опера" тивной памяти состоит из двух частей по 2" ячеек памяти в каждой. В первом подцикле запись осуществляется во вторую половину блока 4, а во втором - в первую половину, так как в первом подцикле при действии сигнала записи на старший адресный вход блока 4 подается с элемента 7 единичный сигнал, а во втором подцикленулевой, Младшие и-адресные входыблока 4 формируются следующим образом.Если сигнал на выходе элемента 6 нулевой то через мультиплексор 3 пропускается двоичный изменяющийсякод с выхода счетчика 1, если единичный - то двоичный код номера заменяющего разряда. Единичный сигнална выходе элемента 6 появляется при нулевом тактовом сигнале и единичном сигнале на выходе схемы 2 сравнения. Таким образом, при записи последовательного кода в блок 4 сигнал на выходе элемента б всегда нулевой ии поэтому запись осуществляетсяв 2 ячеек блока 4 последовательно, начиная с младших адресов, т.е. в первую ячейку записывается первый разряд, во вторую - второй и т.д. При считывании из блока 4 адрес или номер считываемого разряда определяется сигналом на выходе схемы 2 сравнения. Если этот сигнал нулевой, то разряды считываются в том же порядке, в каком они поступили на вход5 1 б 40827 6устройства. Если сигнал на выходесхемы 2 единичный, то считываетсяразряд с номером, равным коду навходах 10.В зависимости от того, какой выход схемы 2 сравнения используется,могут наблюдаться следующие три режима работы устройства. Пусть кодЭ равен номеру заменяющего разряда,10код А - коду на выходе счетчика 1,а код В - номеру заменяемого разряда.1, Единичный сигнал на выходесхемы 2 появляется при равенствеА = В. В этом случае все разряды сблока 4 считываются в естественномпорядке (т,е. в таком же порядке,в каком поступили на вход блока 4),кроме разряда с номером В, вместокоторого считывается разряд с номером Р.2. Единичный сигнал на выходесхемы 2 появляется прн неравенстве:А В. В этом случае разряды с 1-гопо В-й считываются в естественномпорядке, а разряды с (В+1)-го по2 -й заменяются разрядом с номером Л.Э. Единичный сигнал на выходесхемы 2 появляется при неравенствеА С В. В этом случае разряды с 1-гопо (В)-й заменяются разрядом сномером П, а разряды с В-го по 2 -йьсчитываются в естественном порядке.Схемы сравнения выполняются обычно с наличием всех описанных выше выходов (например, микросхемаК 134 СА), однако на схеме фиг. 1указан только один выход, которыйопределяется выбранным режимом работы. 50 Временные диаграммы (фиг. 2) поясняют работу устройства. На диаграмме фиг. 2 а изображен тактовый сигнал на входе 11 устройства. Счетчик 1 переключается от заднего фронта тактового сигнала (фиг 26) с задержкой 2, . Изменение адреса осуществляется с задержкоиотносительно фронтов2л тактового сигнала (фиг 2 в) Время с определяется временем срабатывания мультиплексора 3 и элемента 7 На диаграммах фиг. 2 г, д, е представлены сигналы, поясняющие работу формирователя 8. На диаграмме фиг. 2 ж изображен сигнал на выходе блока 4 памяти. В течение времени с протеЛкают переходные процессы, связанные 15 20 25 30 35 40 с изменением адреса блока памяти.лВ течение времени о осуцествляется считывание информаЦии из блока памяти. В течение времени 7 протекаютлпереходные процессы, связанные с записью в блок памяти новой информации, На диаграмме фиг. 2 з представлен сигнал на выходе триггера 5, Времял равно времени переключения триггера. Формула изобретения Устройство для преобразования последовательного кода, содержащее счетчик, вход обнуления и счетный вход которого являются соответственно входом обнуления и тактовым входом устройства, блок оперативной памяти, информационный вход которого является информационным входом устройства, выход блока оперативной памяти соединен с входом Э-триггера, выход которого является информационным выходом устройства, и элемент ИСКЛЮЧАЮ 1 цЕГ ИЛИ, о т л и ч а ю - щ е е с я тем, что, с целью расширения области применения устройства путем обеспечения замены одних разрядов последовательного кода другими, в него введены формирователь, схема сравнения, элемент запрета и мультиплексор, первая группа входов которого является первьпа установочными входами устройства, а выходы соединены с адресными входами младших разрядов блока оперативной памяти, первые входы схемы сравнения являются вторыми установочньпли входами устройства, выходы разрядов счетчика, кроме выхода старшего разряда, соединеныс соответствующими вторыми входами мультиплексора и схемы сравпения, вход формирователя, первый вход элемента ИСКЛЮЧАЮ 1 цЕЕ ИЛИ, инверсный вход элемента запрета и синхровход В-триггера объединены и подключены к тактовому входу устройства, выход схемы сравнения соединен с прямым входом элемента запрета, выход которого соединен с управляющим входом мультиплексора, выход старшего разряда счетчика соединен с вторым входом элемента ИСКЛЮЧАЮ 1.1 ЕЕ ИЛИ, выход которого соединен с адресньп входом старшего разряда. блока оперативной паияти, выход формирователя соединен с управляющим входом блока опсративной памяти.1640827 оставитель О, Неплох Ревская Техред М ррект геитал заренко акто н нроизводственно-издательский комбинат Патент , г. Ужгород,гарина, 1 О Заказ 1022 Тираж 462 Подписное НИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д, 4/5