Ханыкин

Номер патента: 1707762

Опубликовано: 23.01.1992

Авторы: Бекирбаев, Лукьянова, Ханыкин

МПК: H03K 23/00, H03K 23/66

Метки: быстродействующий, делитель, управляемый, частоты

...2 присутствует сигнал высокого уровня, при этом делитель 1 имеет коэффициент деления и 1, а счетчик 2 представляет собой вычитающий двоичный счетчик импульсов с предварительной записью кода и элементом переноса; сн переключается по срезу(заднему фсонту) импульса с выхода делителя 1 При достижении нулевого состояния счетчиком 2 на его выходе переноса Формируется импульс, который устанавливает триггер 4 в единичное состояние и подтверждает нулевое состояние триггера 5 По ближайшему после оконцачиа импульса переноса срезу импульса с выхода делителя 1 триггер 4 переключается в нулевое состояние, в котором он находится до прихода следующего им; пульса с выхода переноса счетчика 2, при этом триггер 5 переключается в единичное состояние. В...

Номер патента: 1669079

Опубликовано: 07.08.1991

Авторы: Загородний, Лукьянова, Ханыкин, Шемякин

МПК: H03K 23/40, H03K 23/66

Метки: делитель, импульсов, следования, управляемый, частоты

...в нулевое,а триггер 5 в единичное состояние. Следующим фронтом импульса с шины 10 триггер б устанавливается в нулевое состояние. После чего срезом этого же импульса триггер 5 также устанавливается в нулевое состояние, Задержка сигналов на выходах триггеров 5 и б относительно импульсов на шине 10 равна только времени их переключения, длительность равна периоду импульсов на шине 10. В режиме целочисленного коэффициента деления на входе запуска триггера 4 присутствует сигнал в виде логического нуля, поступающий с шины 8, который удерживает этот триггер в единичном состоянии. Уровень логического нуля с инверсного выхода триггера 4 поступает на вход переноса сумматора 2 и на управляющий вход коммутатора 7; при этом коммутатор 7...

Номер патента: 1654980

Опубликовано: 07.06.1991

Авторы: Ханыкин, Шилов

МПК: H03M 1/82

Метки: интервал, код-временной

...сигнал переполнения с выхода переноса счетчика 6 имел задержку относительно положительного перепада опорной частоты генератора 1 не больше, чем половина периода опорной частоты (при форме сигнала типа меандр).Импульс с выхода переноса счетчика 6 поступает на входы установки в 1 Я-триггеров 3 и 4. Триггер 4 устанавливается этим импульсом в состояние логической 1, на К-входе триггера 3 появляется логическая 1, но первым отрицательным перепадом опорной частоты после появления импульса переноса триггер 3 не изменяет своего состояния, так как удерживается в состоянии логической 1 импульсом переноса счетчика 6, подаваемым на приоритетный 5-вход установки. Вторым отрицательным перепадом опорной частоты после появления импульса переноса...

Номер патента: 1635259

Опубликовано: 15.03.1991

Авторы: Загородний, Ханыкин, Шилов

МПК: H03M 1/82

Метки: временной, интервал, кода

...частоты генератора 1. На информационные входы регистра 5 поступают сигналы, сдвинутые один относительно другого по фазе, и в интервале, равном периоду частоты генератора 1 (Т), на входах регистрапоочередно будут возникать шестькомбинаций нулей и единиц (1 О, 00,01, 11, 10), Таким образом, на выходе регистра 5 вырабатывается Фиксированный двухразрядный код временного положения Фронта импульса начала запуска, поступающего с выходаделителя 9 частоты по отношению кфазе опорного сигнала, поступающего на первый Вход блока 8 управялемой дискретной задержки.Подсчет импульсов осуществляетсяпо отрицательным перепадам, поэтомуоптимальным кодом для надежной работы блока 8 является наличие логических нулей на прямом и инверсномвыходах регистра...

Номер патента: 1529443

Опубликовано: 15.12.1989

Авторы: Лукьянова, Ханыкин, Шемякин

МПК: H03K 23/00

Метки: делитель, многоразрядный, управляемый, частоты

...время, равное периоду входной частоты, после поступления импульса записи с триггера 2 на вход предварительной установки счетчика 4 импульсов запрещается подсчет входных импульсов, поступающих с шины 5, Так как на вход разрешения счета поступает сигнал запрета с инверсного выхода третьего триггера 3.После переключения третьего триггера 3 в состояние "1" на К-вход первого триггера 1 поступает уровень логической единицы с прямого выхода третьего триггера 3 и по следующему отрицательному перепаду, поступающему на вход синхронизации, первый триггер 1 переключается в состояние "О", Через время, равное периоду входной частоты, переключается в сосостояние "О" второй триггер 2, а еще через период опорной частоты третий триггер 3 ло отрицательным...