Преобразователь двоичного кода в трехпозиционный код

(19) 1)1) А 1 11)5 Н 03 М 13/02, 5/18 ОПИСАНИЕ ИЗОБРЕТЕНИК А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ1 Я 1: - (А ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР(56) Авторское свидетельство ГССР У 1444964, кл. Н 03 М 13/00, 1986.Авторское свиде-ельство СССР Иф 1368996, кл. Н 03 М 13/02, 1985. (54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА В ТРЕХПОЗИЦИОННЫЙ КОД(57) Изобретение относится к технике цифровой связи и может использоваться для согласования цифровых систем передачи с цифровыми линейными трактами. Целью изобретения является повышение информативности устройства за счет осуществления возможности передачи в тракте двух цифровых потоков, повышение синхронизирующей способности устройства за счет исключения 2в относительном троичном биимпульсном сигнале длительных периодических последовательностей, повышение помехоустойч".вости за счет снижения коэффициента размножения ошибок. Устройство содержит источники 1 и 2 двоичной информации, задающий генератор 3, последовательные регистры 4 и 5, инвертор 6, блок 7 синхронизации, параллельныерегистры 8 и 9, шиФраторы 10 и 11 символов, формирователь 12 признака разделения потоков, пара )лельно-последовательный преобразователь 1 З,Формирователь 14 относительного троичногосигнала, содержащий дешифратор 15 и блок 16 памяти, формирователь 17 относительного троичного биимпульсного сигнала, содержащий блок 18 памяти, дешифратор 19, блок 20 памяти и парал- ф ф лельно-последовательный преобразова- (, тель 21. 2 з.п.ф-лы, 3 ил., 14 табл,1033499 едактор Н.Рогулич Подписное Тираж 4 роизводственно-издательский комбинат "Патент", г. Ужгород, ул, Гагарина, 101 Заказ 62 ВНИИПИ Г оставитель О.Тюринаехред Л.Олийнык Корректор М.Демчик сударственного комитета по изобретениям и открытиям при ГКНТ СС 113035, Москва, ЖРаушская наб д, 4/5Изобретение относится к технике цифровой связи и может использоваться для согласования цифровых систем передачи с цифровыми линейными трактами 5Целью изобретения является повыше ние информативности устройства за счет осуществления возможности передачи в тракте двух цифровых потоков, повышение синхронизирующей способнос- О ти устройства за счет исключения в относительном трехпозиционном биимпульс ном сигнале длинных периодических последовательностей и повышение помехоустойчивости за счет снижения коэффи циента размножения ошибок.Иа фиг,1 изображена структурная схема преобразователя; на фиг.2 - временные диаграммы, поясняющие работу преобразователя; на фиг.3 - формирователь признака разделения потоков.Преобразователь содержит источники 1 и 2 двоичной информации, задающий генератор 3, последовательные регистры 4 и 5, инвертор 6, блок 7 25 синхронизации, параллельные регистры 8 и 9, шифраторы 10 и 11 символов, формирователь 12 признака разделения потоков, параллельно-последовательный преобразователь 13, формирова тель 4 относительного троичного сигнала, содержащий дешифратор 15 и блок 16 памяти, формирователь 17 относительного троичного биимпульсного сигнала, содержащий блок 18 памяти, дешифратор 19, блок 20 памяти и парал. лельно-последовательный преобразователь 21.Преобразователь работает следующим образом. 40Исходный цифровой сигнал разбивает ся на группы по три символа и каждая двоичная групп ЗВ ЗВ (В - Ь 1.пагу) преобразуется в два гроичных символа 2 Т (Т - г.егпагу) в соответствии с д 5 таблицей для преобразователя ЗВ 2 Т.,Как следует из табл.1, в последовательности троичных символов, формируемых из исходных двоичных символов, запрещено появление более двух нулей подряд. Однако в этой последовательности возможно появление длинных последовательностей единиц и двоек, что может ухудшить условия для выделейия сигнала тактовой частоты из отно 55 сительного троичного биимпульсного сигнала (ОТБС). Для устранения этого недостатка вводится относительный метод формирования троичных символовЗВ 2 Т (О).Сущность относительного методаформирования троичных символов заключается в суммировании по модулютри данного троичного символа кодаЗВ 2 Т и предыдущего троичного (относительного) символа кода ЗВ 2 Т(0)Алгоритм относительного преобразования троичных символов представленв табл 2Как следует из табл.1 и 2, применение алгоритма преобразованияЗВ 2 Т (О) позволяет ограничить максимальное чисчо следующих подряд одинаковых троичных символов величиной три.Далее троичные символы преобразуются в два двоичных символа (в относительный трехпозиционный биимпульсный. сигнал ОТБС) по известному алгоритму;при передаче троичного нуля каждыйдвоичный символ отличается от предыдущего; при передаче троичной единицы оба двоичных символа одинаковы иотличаются от двоичных символов предыдущей троичной единицы; при передаче троичной двойки первый двоичныйсимвол совпадает с предыдущим двоичным символом, а второй отличается,Процесс преобразования троичныхсимволов в сигнал ОТБС по приведенному алгоритму поясняется временнымидиаграммами на фиг.2Как следует из приведенного описания алгоритма формирования сигналаЗВ 2 Т(0) - ОТБС, в этом сигнале отсутствуют длинные периодические последовательности, что повышает синхронизируюшую способность передаваемого сигнала при определении границ кодовыхгрупп в сигнале ОТБС, например, методом определения нарушения чередоваония полярности троичных единиц (двуходинаковых двоичных символов).Для сигнала ЗВ 2 Т(0) - ОТБС с запрещенными переходами между троичными символами 0-2 и 2-0 получено 96 таблиц,из них выбрана таблица, которая приводит к минимальному объему оборудования,В табл.З приведены все одиночныеошибки в троичных группах после предполагаемого их декодирования и числодвоичных ошибок, При этом учтено, чтопри ошибках может появиться запрещенная в табл. группа троичных символов 00. При составлении табл.З принято, что эта группа будет декодированав двоичную 000 (либо 010). Э го позво - лист минимизировать размножение ошибок при декодировании запрещенной группы 00, появляющейся в результате5 ошибок, возникающих при передаче сигнала по цифровому тракту. Коэффициент размножения ошибок следующий: павКтр пК 35 40 где п - число двоичных ошибок приДьдекодировании символов кода;и, - полное множество одиночныхошибок в приеме символов кода;Км - коэффициент изменения тактовой частоты;Е - коэффициент трансформации 20тр(коэффициент размноженияошибок)Подставляя в формулу (1) с учетом табл.З пдву= 25, и, = 22, К = 1,5,получают К = 0,757 (для известного пре обраэователя К р= 0,875).Таким образом, снижение коэффициента трансформации ошибок приводит к повышению помехоустойчивости формируемого сигнала ОТБС.Цифровые потоки (Фиг.2 а,б) источников 1 и 2 двоичной информации, управляемые сигналом тактовой частоты с выхода задакщего генератора 3, поступают на информационные входы последовательных регистров 4 и 5 соответственно, на тактовые входы которых подается тактовый сигнал с выхода задающего генератора 3, прошедший через инвертор 6 (Фиг.2 в). Сигналы с выходов регистров 4 и 5 (Фиг,2 г,д) поступают на информационные входы параллельных регистров 8 и 9, на тактовые входы которых подается сигнал с первого выхода блока 7 синхро низации (фиг.2 е),Аормируемый путем деления сигнала тактовой частоты на три. Сигналы с выходов регистров 8 и 9 (Фиг.2 ж,з) поступают на соответствующие шифраторы 10 и 11 символов.11 ифраторы 10 и 11 должны быть выполнены в соответствии с табл.4 истинности, полученной из табл.1.Как следует из табл.4, выходные символы "1", "2", "3" и "4" являются троичными символами, представленными в двоичном виде; 0-11, 1-00, 2-10.В табл.4 символы А,В,С - три символа исходной двоичной последовательности, представленные в иар, ллельном виде на выходах параллельных регистров 8 и 9 . Последние четыре столбца табл.4 соответствуют четырем выходным сигналам шифраторов 10 и 1 (символы "1", "2", "3" и "4"), В соответствии с табл.4 шифраторы 10 и 11 могут быть выполнены в виде дешифраторов на четырехканальных мультиплексорах типа ЕП 2, на адресные входы которых поступают сигналы А,В, а нз инФормационные входы - сигнал С в соответствии с табл.5-8, полученными из табл.4.В табл.5-8 х,х,х,х - сигналы на информационных входах муп,тинлексорон типа К 1.2, Рядом с таблицами приведены соответствующие логические функции сигналов на информационных входах этих мультиплексоровСигналы на выходах шифраторов 10 и 11 приведены на фиг.2 и,к. Следует отметить, что, с целью упрощения фиг.2, на ней приведены лишь два выхода шифратора 1 О (представление троичных символов в двоичном виде). Сигналы с выхода шифратора 1 О поступают на информационны входы параллельно-последовательногс преобразователя 13, а сигналы с выхода шифратора 11 через формирователь 12 признака разделения потоков поступают на другие информационные вход 1 первого параллельно-последовательного преобразователя 13.Для обеспечения воэможности разделения цифровых потоков на приемной стороне в формирователе 12 признака разделения потоков вводится искажение передаваемого сигнала, осуществляемое следующим образом. При появлении на выходе шифратора 1 О групп 1 О или 20, а на выходе шифратора 11 - группы 02, троичный символ 2 в последней группе трансформируется в троичный нуль, Как следует из табл,1, в коде ЗВ 2 Т не может быть более двух нулей подряд, поэтому появление трех нулей подряд в известных местах позволяет разделить цифровые потоки на приемной стороне.С целью упрощения Фиг.2, на ней приведены лишь три входа и один выход формирователя 12 (представление троичных символов в двоичном виде).Первый параллельно-последовательный преобразователь 13 может быть выполнен на мультиплексоре типа КП.", 1633499адресными сигналами которого являются сигналы с второго и третьего выходов блока 7 синхронизации (Фиг.2 л,м). На информационные входы преобраэова 5 теля 13 подаются сигналы с выходов шифраторов 10 и формирователя 12 признака разделения потоков, На выходе преобразователя 13 Формируется объединенный поток троичных символов, представленных в двоичном виде (фиг.2). Объединенный цифровой поток поступает на вход формирователя 14 относительного троичного сигнала. Формирователь 14 относительного троичного сигнала должен быть выполнен в соответствии с табл.9 истинности, полученной из табл.2В табл.9 символы АВ - двоичное представление входного троичного симво 0 ла, СП - двоичное представление относительного троичного символа на выходе формирователя 4. Последние два столбца являются результатом сложения по модулю три входных и выходных троичных символов, представленных вдвоичном виде.В соответствии в табл.9 Формирователь 14 может быть выполнен в виде дешифратора 15 на четырехканальном 30 мультиплексоре типа КП 2 и блока 16 памяти на В-триггерах, на адресные входы которого поступают сигналы А и В с выхода преобразотеля 13. На информационные входы дешифратора 1535 поступают сигналы в соответствии с табл,10 и 11, полученными из табл.9.В табл,10 и 11 хх,х - сигналы на информационных входах мультиплексора типа КП 2. Рядом с таблицей при ведены соответствующие логические функции сигналов на информационных входах мультиплексора . На фиг.2 п приведены временные диаграммы относительных троичных символов, представ ленных в двоичном виде.Формирование относительного троичного сигнала (представленного в двоичном виде) в формирователе 4 происходит следующим образом. При поступлении на первые входы дешидратора 1550 троичного сигнала с выходов преобразователя 13 на, выходе дещифратора 15 Формируется относительный троичный символ путем сложения по модулю 3 с троичным символом, сформированным на выходе блока 16 памяти. После это-, го значение сигнала на выходах дещифратора 15 записывается в блок 16 памяти сигналом тактовой частоты (Фиг.2 н)с четвертого выхода блока 7 синхронизации.Далее относительные троичные символы, представленные в двоичном виде,поступают на вход Формирователя 7сигнала ОТБС.Формирование сигнала ОТБС осуществляется в соответствии с алгоритмом,приведенным в табл.12.Дешифратор 9 может быть реализован на двух мультиплексорах типаКП 2 в соответствии с табл.13 и 14, полученными из табл.2,При пост.ленни на входы блока 18и дешифратора 19 троичной единицы(00 - в двоичном виде) на выходе блока 18 происходит изменение уровнясигнала, При этом в соответствии стабл.12-14 этот сигнал проходит навыходы дешифратора 19,При поступлении на входы блока 18и дешифратора 19 троичных нуля (11)или двойки (10) Формирование сигналана выходах дещифратора 19 (первый ивторой символы сигнала ОТБС) происходит в соответствии с табл.)2-14.Значения сигналов на выходах дешиФратора 19 запысываются в блок 20памяти (Фиг.2 р) сигналом тактовой частоты (Фиг.2 н) с четвертого выходаблока 7 синхронизации.Далее первый и второй символы сигнала ОТБС (фиг,2 р) поступают на индормационные входы параллельно-последовательного преобразователя 21, управляемого сигналами тактовой частотыс пятого (фиг.2 с) и шестого (фиг,2 т)выходов блока 7 синхронизации.Сигнал ЗВ 2 Т(0) - ОТБС (фиг,2 у) свыхода параллельно-последовательногопреобразователя 21 поступает в линиюсвязи.Преобразователь 21 может быть выполнен на параллельно-последовательном регистре.Формула изобретения1, Преобразователь двоичного кода в трехпозиционный код, содержащий последовательно соединенные первые источник двоичной информации, последовательный регистр, параллельный регистр, шифратор символов, инвертор, выход которого подключен к тактовому входу первого последовательного регистра, блок синхронизации и Формиро 1633499ватель относительного троичного биимпульсного сигнала, о т л и ч а ю щ и й с я тем, что, с целью повыше ния информативности устройства эа счет возможности передачи в тракте двух цифровых потоков, повышения синхрониэирующей способности устройства за счет исключения в относительном трехпозиционном биимпульсном сигнале10 длинных периодических последовательностей и повышения помехоустойчивости за счет снижения коэффициента размножения ошибок, в него введены формирователь признака разделения пото 15 ков, параллельно-последовательный преобразователь, формирователь относительного троичного сигнала, последовательно соединенные вторые источник двоичной информации, последовательный регистр, параллельный регистр и шифратор символов, задаюший генератор, выход которого подключен к входам инвертора и блока синхронизации, первый выход которого подключен к . 25 тактовым входам первого и второго параллельных регистров, первые выходы первого и второго шифраторов символов подключены соответственно к первым информационным входам параллельно-последовательного преобразователя и первым входам формирователя признака разделения потоков, тактовй вход второго последовательного регистра подключен к выходу инвертора,вторые выходы первого шифратора символов подключены к вторым информационным входам параллельно-последовательного преобразователя и формирователя признака разделения потоков, вторые выходы второго шифратора символов подключены к третьим информационным входам параллельно-последовательного преобразователя и формирователя признака разделения потоков, выход которого и второй и третий выходы блока синхронизации подключены соответственно к четвертым информационным и первому и второму тактовым входам параллельно-последовательного преобразователя, выходы которого подключены 50 к информационным входам формирователя относительного троичного сигнала, выходы которого подключены к информационным входам формирователя относительного троичного биимпульсного сигнала, выход которого является выходом устройства, тактовый вход формирователя относительного троичного сигнала объединен с первым тактовым входом формирователя относительного троичного биимпульсного сигнала и подключен к четвертому выходу блока синхронизации, пятый и шестой выходы которого подключены соответственно квторому и третьему тактовым входам формирователя относительного троичного биимпульсного сигнала.2. Преобразователь по и,1, о т л и ч а ю щ и й с я тем, что формирователь относительного троичного сигнала содержит блок памяти и дешифратор, первые входы и выходы которого подключены соответственно к информационным входам Формирователя и блока памяти, выходы которого подключены к вторым входам дешифратора и являются выходами формирователя, тактовый вход блока памяти является тактовым входом формирователя.3. Преобразователь по п.1, о т л и ч а ю щ и й с ч тем, что формирователь относительно:о троичного биимпульсного сигнала содержит дешифратор, два блока памяти и параллельно- последовательный преобразователь, первый и второй входы первого блока памяти объединены с одноименными входами дешифратора и являются информационными входами Формирователя, выход первого блока памяти подключен к третьему входу дешифратора, выходы которого подключены к информационным входам второго блока памяти, первый выход которого подключен к первому информационному входу параллельно-последовательного преобразователя, выход которого является выходом формирователя, второй выход второго блока памяти подключен к четвертому входу дешифратора и второму информационному входу параллельно-последовательного преобразователя, первый и второй тактовые входы которого и объединенные тактовый вход второго блока памяти и третий вход первого блока памяти являются соответственно вторым, третьим и первым тактовыми входами формирователя,12 1633499 Таблица 1 Символы Группы символов Двоичные 000 001 010 011 100 101 1 10 111Троичные 01 02 О 20 11 12 21 22 Т а б л и ц а 2 Предыдущий троичный (относительный) символ кодаЗВ 2 Т(0) Троичный (относительный) символ ко да ЗВ 2 Т (0) Троичныйсимвол кода ЗВ 2 Т Троичные Ошибки в 1 разрядегруппы Ошибки во 11 разряде Двоичныегруппы числоошибок группы с ошибками числоошибок группы с ошибками 0 1 1 2 01 02 11 12 00 02 01 11 000 001 10 010 21 10 12 1 20 1 011 100 12 101 20 22 21 21 110 22 12Всегоошибок 14 1 Таблица 4 АВС 1234 Троичные группы 000 001 010 011 1 0 О1 0 1 110 111 00 20 10 О 21 02 22 11 1100 1110 0011 0000 0010 1011 1000 1010 01 02 1 О 11 12 2021 22 012120201Таблица 313 14 633499 Т а б л и ц а 5 Таблица истинности дешифратора символов 1"АВо 00 10 1 1 0 0 1 10 1 х х х х ТаблицабТаблица истинности дешифратора символов "2" АВ 00 01 10 11 х = +5 Ьх 1 0 О О 1 0 0 О х х х 3 4 Таблица 7 и ф Таблица истинности дешифратора символов 300 01 10 11 0 1 0 01 1 1х, х х хФ 1Таблица 8 Таблица истинности дешифратора символов "4" АВ 00 01 10 1116 1633499 Таблица 10 Таблица истинности дешифратора символовАВ оо о х = Р х = С+Э а 11 0 0 1 х, х 01 00 10 11 х = С Таблица 11Таблица истинности дешифратора символов "2" АВ 00 10 11 х = СБх = С2 0 1 0 1 0 0 0 0 1 00 О 11 Таблица 12 2 АВ 2 1 П ри ме ча ни е; х - сигнал на выходе блока 18 памяти;АВ - двоичное представление относи 110 111 100 101 001 001 1 О 0 1 х х тельного троичного сигнала с выхода блока 14;2 - второй символ сигнала ОТБС на выходе блока 20 памяти;1 и 2 - первый и второй символы сигнала ОТБС на выходе дешифратора 19,.1 8 1633499 17 Таблица 131 Таблица истинности дешифратора первого символа АВ 00 1 О 11 0 1 1 О х Таблица 141 Таблица истинности дешифратора второго символа 2 00 Ох И 0Вг( АВ1 1 1 ООх хз а( х - сигнал с выхода блока 18 х = 2 2 х = 2