G06F 5/02 — G06F 5/02

Номер патента: 822174

Опубликовано: 15.04.1981

Автор: Чудов

МПК: G06F 5/02

Метки: двоичнодесятичного, дополнительныйдвоично-десятичный, код, кода, прямого

...числа. Выход суммы полусумматора 4 соединен со входом элемента НЕ 8, с первым входом элементаИ 11 и с первым входом элемента ИЛИ7, второй вход которого подключен квыходу переноса полусумматора 4, авыход элемента ИЛИ 7 соединен совторым входом полусумматора 5. Выходсуммы полусумматора 6 соединен совходом элемента НЕ 9 и с первым входом элемента И 10, второй вход которого объединен с первым входом элемента И 12 и подключен к выходу элемента НЕ 8. Выход элемента НЕ 9 соединен со вторыми входами элементовИ 11 и 12, выходы элементов И .10 и11 соединены соответственно с выходами второго и четвертого разрядов выходного числа, а выход элемента И12 подключен к выходу 14,Преобразователь работает следующим образом. На входы...

Номер патента: 826335

Опубликовано: 30.04.1981

Автор: Омельченко

МПК: G06F 5/02

Метки: двоично-десятичной, двоичную, дроби, дробь

...тактовым входом накапливающего сумматора 8 для сдвига его содержимого на две позиции в сторону младших разрядов и тактовым входам счетчика 19, второй вход которого соединен единичным выходом элемента 8 памяти и вторым входом дешифратора 3. Вход 20 служит для подачи синхроимпульса на элемент И 21, второй вход которого соединен с нулевым выходом элемента 18 памяти. Выход элемента И 21 соединен с разрешающим входом формирователя 12. Второй выход делителя 13 частоты соединен со вторым тактовым входом на-капливающего сумматора 8 для сдвига его содержимого на две позиции в сторону старших разрядов. Первые выходы блока 22 памяти соединены с информационными входами первой, второй и третьей групп элементов И 5-7. Вторые выходы блока 22...

Номер патента: 830371

Опубликовано: 15.05.1981

Автор: Белоус

МПК: G06F 5/02

Метки: двоичного, десятичный, кодав

...Число элементов в этой группе равно четырем, т.е. числу двоичных разрядов смежного десятичного разряда. Выходы элементов ИЛИ группы 21 соединены со входами дешифратора 22 двоично-десятичного кода, выходы которого индицируют цифры младшего десятичного разряда, т.е. первого десятичного разряда, и соединены со входами выходного регистра 23,В структуре предложенного трехразрядного преобразователя можно выделить два каскада 24 и 25 преобразования, причем выход каскада 25 преобразования через дешифратор двоично-десятичного кода 22 соединен с выходным регистром младшего десятичного разряда.Устройство работает следующим образом.Если во входном регистре 1 преобразователя записано число 0000000000, то при его суммировании в двоичных сумматорах...

Номер патента: 840878

Опубликовано: 23.06.1981

Автор: Журавлев

МПК: G06F 5/02

Метки: двоично-десятичного, код, кода"12222, последовательный

...разряда регистра.и вторымвходом первого элемента ИЛИ, прямой выход 1"го элемента ИЛИ группы соединен с третьим входом (1+1) -ого элемента ИЛИ группы, выходы элементов И группы соединены с входами установ ки нуля соответствующих разрядов регистра, прямой выход и-ого элемейта ИЛИ группы является выходом окончания преобразования.На чертеже представлена блоксхема преобразователя.,Пробразователь содержит входной регистр 1, состоящий из триггеров, группу элементов ИЛИ 2, группу элементов И 3, первый и второй элементы ИЛИ 4 И 5, дополнителный элемент И б, вход 7 опроса преобразователя, информационный выхбд 8 преобразователя и сигнальный выход 9 преобразователя.Преобразователь работает следующим образом.Если в левый значащий триггер с...

Номер патента: 842783

Опубликовано: 30.06.1981

Автор: Ходаков

МПК: G06F 5/02

Метки: грея, двоичныйкод, кода

...регистр 1,палусумматоры 2, дифференциальныеусилители 3, нагрузочные резисторы4, источники 5 и б логической едини- ЗОцы. Выходы 7 дифференциальных усилителей 3 являются выходами преобразователя. Прямой и инверсный входы первого слагаемого полусумматора соединены с выходами соответствующего раэ- З 5ряда входного регистра. Каждый полусумматор 2 имеет инверсный выход 8переноса, прямой вход 9 второгослагаемого, инверсный вход 10 второго слагаемого и прямой выход 11 4 Опереноса, Полусумматор 2 содержит(фиг. 2) ключи 12 - 15,Преобразователь работает следующим образом.Код Грея поступает во входной регистр 1 (старшие разряды слева), приэтом каждый раэ два иэ четырех полусумматоров будут открыты, Результатсуммирования распространяется...

Номер патента: 842784

Опубликовано: 30.06.1981

Авторы: Колодчак, Роман

МПК: G06F 5/02

Метки: вдвоично-десятичный, двоичного, кода

...скорректированной информации после окончания такта коррекции тетрады. Следует,заметить, что в предлагаемом устройствеодним и тем же тактовым импульсом производится запись откорректированного кода тетрады и подача накоррекцию следующей тетрады, Поэтомутехническая реализация регистра 5 60дОлжна быть таковой, чтобы обеспечитьнеобновление содержимого регистра 5до тех пор, пока не произошла записьоткорректированной предыдущей тетрады. Если регистр 5 реализовать как 65 потенциальный (т.е, информация на его выходе изменяется только тогда, когда она изменилась на входе) и, кроме того, так же реализовать комбинационные схемы корректора и избирательного блока, то возникновение вышеуказанной ситуации исключено.Вспомогательный триггер...

Номер патента: 847318

Опубликовано: 15.07.1981

Автор: Алексеев

МПК: G06F 5/02

Метки: вдвоично-десятичный, двоичного, кода

...9, а выходы комбинационного сумматора 9 через регистр 10 остатка, запись которого осуществляется по заднему фронту импульса записи, соединены со входами второго слагаемого комбинационного сумматора 9, знаковый выход которого соединен с первым входом блока 3 анализа знака числа, а второй вход блока 3 анализа знака числа соединен с одним из выходов блока 2 Формирования управляющих сигналов, другие выходы соединены со входами блока 1 управления вычитанием и другими входами блока 8масштабируемых двоичных эквивалентов.Временная диаграмма работы преобразователя определяется импульсами, поступающими с шины 11 тактовых импульсов, соединенной с одноименным входом блока 1 управления вычитанием, и с шиной 12 начала преобразования (12),...

Номер патента: 849197

Опубликовано: 23.07.1981

Авторы: Дудков, Корнейчук, Пономаренко, Рахлин, Савченко, Тарасенко, Торошанко

МПК: G06F 5/02

Метки: вдвоично-десятичный, двоично-десятичногов, двоичного, двоичный, кода

...циркуляции и режим коррекции определяютсяблоком 7 управления в зависимости отрежима работы преобразователя,В режиме Р 1 по сигналу ПК 1 изблока 7 управления двоичное дробноечисло последовательно с младших разрядов с информационного входа 14 через элемент И-ИЛИ 15 (элементы И 43и ИЛИ 47 на фиг.3).записывается врегистр 2. Преобразование осуществляется пс сигналу ПР 1 из блока 7управления за и циклов.В первом такте (по сигналу Т 1,шина 21) каждого цикла преобразования в Ь-триггер 5 записывается содержимое первого разряда сдвиговогорегистра 2, в 0-триггер б - содержимое первого разряда сдвигового регистра 1, На время преобразованияцепь циркуляции информации регистра1 замыкается со второго разряда иимеет вид: выход второго разряда -цепь 10...

Номер патента: 849198

Опубликовано: 23.07.1981

Автор: Тархов

МПК: G06F 5/02

Метки: двоично, десятичный, кода, преобразовательдвоичного, реверсивный

...раз,рядности двоичных эквивалентов,сумМатора, так как в этом режиме происходит сложение чисел в прямом коде. Старший разряд преобразуемого двоично-десятичного числа подается на вход 14 первого каскада 2, а младший разряд - на вход 7, т.е. на четыре 20 младших разряда регистра 1. С регистра 1 младший разряд преобразуемого числа подается на вход сумматора 4 и складывается с двоичнЫм эквивалентом старшего десятичного разряда, который 25 соответствует поданному на вход 14 двоично-десятичному коду. Полученная сумма с выхода сумматора 4 поступает на первый вход сумматора следующего каскада. Далее процесс формирования двоичного числа происходит аналогично.Результат преобразования снимается с выхода 17 сумматора 4 (п)-го...

Номер патента: 849199

Опубликовано: 23.07.1981

Автор: Донченко

МПК: G06F 5/02

Метки: вдвоично-десятичный, двоичного, код, кода

...код которых выражается зависимостью 5 д, если 5 др10015 + 0110, если 501001где 5 - выходной двоичной десятичный код,508. - двоичная сумма входных кодов сумматора.Выходной код двоична-шестиричного сумматора 12, производящего суммирование десятков минут, выражается зависимостью5 ,если 5, . ( 1015 ов + 010 если 50101Коммутатор 14 имеет два информационных входа и один управляющий вход, При "0" на управляющем входе на выход коммутатора проходит сигнал с выхода переноса двоично-шестиричного сумматора 12 и при "1" на управляющем входе - сигнал с выхода переноса двоично-десятичного сумматора 8, т.е. двоично-шестиричный сумматор 12 исключается из цепи суммирования,Рассмотрим работу, преобразователя . на примере преобразования...

Номер патента: 851394

Опубликовано: 30.07.1981

Авторы: Куракин, Суворин

МПК: G06F 5/02

Метки: вдвоично-десятичный, двоичного, кода

...наЮфиг, 2 - схема блока управляемой задержки.Преобразователь двоичного кода в двоично-десятичный содержит распределитель 1 импульсов, группы элементов И 2, регистр 3 двоичного числа, двоично-десятичный сумматор 4, дополнительную группу элементов ИЛИ 5,блок б управляемои задержки, генератор 7 одиночных импульсов, элемент 8 задержки, шифратор 9.Преобраз ов атель работае т следующим образом.Генератор 7 одиночных импульсов запускает преобразование подачей импульса на вход первого блока с управляемой задержки. При этом на входы первого элемента ИЛИ 5 дополнительной группы воздействуют выходы первой группы двоичных разрядов таким образом, что в случае отсутствия значащих единиц в первой группе на вы-ходе. первого элемента ИЛИ 5 будет...

Номер патента: 851395

Опубликовано: 30.07.1981

Автор: Мяснов

МПК: G06F 5/02

Метки: вдополнительный, двоичного, кода

...щ и и с я тем, что, с целью увеличения быстродействия и упрощения устройства, в нем первые входы всех одноразрядных сумматоров соединены с информационными входами преобразователямладший Разряд инФормационного входа. преобразователя соединен со вторымвходом первого одноразрядного сумматора и является младшим разрядом выхода преобразователя, выход суммы-го одноразрядного сумматора соединен со вторым входом (1 + 1)-ого од-норазрядного сумматора. 10101+ 1 0,01101,со вторым входом (1 + 1)-ого одноразрядного сумматора.На чертеже приведена блок-схема предлагаемого преобразователя.Преобразователь двоичного кода в дополнительный содержит полусумматор 1, одноразрядные сумматоры 2, информационные входы 3 и выходы 4 преобразов ателя.Пусть задан...

Номер патента: 855651

Опубликовано: 15.08.1981

Авторы: Куванов, Кузьмин, Редченко, Шаповалов

МПК: G06F 5/02

Метки: кода, параллельного, последовательный

...сднигоных регистров 1 храненкя, адресный вход 11 со входами дешифратора 2.Устройство для преобразования параллельного кода в последовательный работает следующим образом. Через вход 10 в сднигоные регист-ры 1 подается параллельный код,который необходимо перобразонать впоследовательный, а через вход 11одновременно с преобразуемым кодомв дешифратор 2 подается его адрес.Расшифрованный дешифратором 2 адреспроизводит запись информации н соответствующий сдвигоный регистр 1,Таким образом, массив информации,подлежащий преобразованию, записывается с большой частотой и соответствующие регистры 1.Затем происходит процесс преобразования информации. По входу сброса поступает сиг- .нал, который "обнуляет" входнойсчетчик 5, счетчик 7 управления...

Номер патента: 860051

Опубликовано: 30.08.1981

Авторы: Жабин, Корнейчук, Пономаренко, Рахлин, Савченко, Тарасенко, Торошанко

МПК: G06F 5/02

Метки: двоично-десятичного, двоично-десятичный, двоичного, двоичный, кода

...входом элемента И-ИЛИ 3, выходэлемента И-ИЛИ 2 через второй одноразрядный сдвиговый регистр 24 соединен со входом элемента И-ИЛИ 4. Выходы Д-триггеров 14 и 17 подключенысоответственно к первому 3 и второму4 элементам И-ИЛИ. С-входы триггеров 5 1 О 15 20 25 30 35 614 и 17 подключены ко второму такто" вому входу 25 преобразователя.Блок коррекции (фиг,2) содержит Д-триггер 26, прямой выход которого соединен через первый элемент 27 запрета и первый элемент ИЛИ 28 со входами шестого 29 и седьмого 30 элементов И-ИЛИ. Инверсный выход триггера 26 через второй элемент 31 запрета и второй элемент ИЛИ 32 соединен со входами первого элемента И 33, шестого 29 и восьмого 34 элементов И-ИЛИ и через второй элемент И 35 со входами элементов И-ИПИ...

Номер патента: 860052

Опубликовано: 30.08.1981

Авторы: Корнейчук, Тарасенко, Торошанко, Цветанов

МПК: G06F 5/02

Метки: l-разрядных, слов, шифратор

...группы, у которых двоичные коды номеров отличаются только в р старших разрядах. Заметим, что код номера входной цепи 1-ой ступени содержит (0 и - р-1 разрядов. Выходы элементов ИЛИ 3 ( являются входами ( +1-ой ступени. Нумерация входных цепей 1 +1-ой ступени производится аналогично,как и для второй ступени.Последняя гп-ая ступень ( фиг.З) содержит 11,2 и 7, К-входоных элементов или 3, выходы которых пОдклю- . чены к входам и 2 трвходового дополнительного шифратора 5. Выходы последнего ( вых, и+11) являют ся ар+1, ар+21 ос и-ми выходами шифратора. Заметим, что элементы ИЛИ 3, 1 каждой ступени, выходы которых являются входными цепями последующей ступени, с номерами О, 1-ый и/К" - нходовой элемент каждой ступени практически не...

Номер патента: 860053

Опубликовано: 30.08.1981

Автор: Омельченко

МПК: G06F 5/02

Метки: двоично-десятичной, двоичную, дроби, дробь

...необходимые приведенные двоичные эквиваленты. В четвертом тактепроизводится образование прведенногодвоичного эквивалента 10 Р 2 - путемсдвига двоичного эквивалента, поступившего на вход сдвигателя 19, на 20величину, хранимую в регистре 16 двоичного порядка. Направление сдвигаопределяется знаковым разрядом последнего, Сдвигатель 19 конструктивновыполнен в виде нескольких ступеней, 25каждая иэ которых передает информацию либо со сдвигом, либо без сдвигав зависимости от того, нуль или единицу имеет соответствующий разряд регистра 16. В пятом такте первый дешиф ЗОратор 3 производит анализ состояниямладшей пары разрядов регистра 2тетрады и происходит передача приведенного двоичного эквивалента черезгруппу элементов И 4 на сумматор...

Номер патента: 860054

Опубликовано: 30.08.1981

Авторы: Папуша, Смирнов, Степанов

МПК: G06F 5/02

Метки: двоично-десятично, двоичного, код, кода, шестидесятиричный

...двоично-десятичного сумматора 2 с весом "8" соединены с информационным входом преобразователя. Преобразователь работает следующимобразом.По импульсу начальной установки регистр устанавливается в исходное положение. Преобразуемое двоичное число последовательным кодом, младшим разрядом вперед, тактируемое тактовыми импульсами, поступает на ,вход двоичного сумматора 1 (с весом "1") и на вход двоично-десятичного сумматора 2 (с весом "8"). Тактовые импульсы поступают на синхровходы тетрад ( триад, диарщ) 8-14 регистра,В каждом такте производится сдвигсодержимого тетрад (триад, диады)8-14 регистра на один разряд вправо(в сторону младших разрядов) и суммирование со 180 О при наличии единицына информационном входе. При наличиинуля на...

Номер патента: 860055

Опубликовано: 30.08.1981

Авторы: Смирнов, Степанов

МПК: G06F 5/02

Метки: двоично-десятичных, двоичные, коде, чисел

...4 д д"1" и со сдвигом на два разряда н сто.рону старших разрядов на входы с весами "32", "16", "8", "4", т.е. значение цифры старшего разряда суммируется с этим значением, умноженнымна четыре.Таким образом, значение цифрой старшего разряда преобразуемого числа умно-жается на сумматоре 5 на пять, Наразряды сумматора 5 с весом "2" и "1" Оподключены также выходы разрядов тетрады 2 с весами "4", "2", "2" так,что на сумматор 5 поступает значениецифры второго десятичного разрядаисходного числа, деленное на дна. Код на выходах сумматора 5 представляет сумму цифры старшего разряда исходного числа, умноженной на пять, с половиной цифры следующего десятичного разряда. Выходам разрядов сумматора 5 "присваивается" удвоенный вес т.е. выход с весом...

Номер патента: 864278

Опубликовано: 15.09.1981

Авторы: Дубров, Ольшанская

МПК: G06F 5/02

Метки: двоично-десятичный, двоичного, кода

...из двоичногочисла двоичных кодов степеней десятичного числа 1000, 100, 10). В зависимости от значений разрядов двоичного числа вычитаемая константаможет умножаться на 1,2 или 4, т.евычитаются числа 4000, 2000, 1000, 400,200,100,40,20,10. Количество вычитаний подсчитывается двоичным счетчисоответствующую тетраду выходногорегистра 12 (тетрада тысяч, сотен,,десятков), единицы двоично-десятичного числа фиксируются в регистре 2накапливающего сумматора 1. Так, наприме, число 7695 преобразуется за 9тактов, причем в первом такте вычтено число 4000, во втором - 2000, втретьем - 1000, четвертом - 400, пя 10 том - 300, шестом -40, седьмом и восьмом - по 20, в девятом также вычтеночисло О.Блок 4 управления вычитанием осуществляет анализ всех...

Номер патента: 868747

Опубликовано: 30.09.1981

Авторы: Акулова, Еманов, Кувырков, Михина

МПК: G06F 5/02

Метки: двоичного, десятичный, кода

...имеющих ту же структуру, что и матрицы для сложения весовых значений.Преобразователь работает следующим образом. На входы трехразрядных двоичнодесятичных преобразователей 1 и 2 подаются двоичные числа. Часть разрядов преобразуемого числа (со второго по четвертый) поступает на преобразователь 1, а другая часть разрядов (с шестого по восьмой - на преобразователь 2. При этом только на одном входе каждого преобразователя появляется единичный сигнал, соответствующий десятичному числу. Резулътаты преобразования, равные сумме весов дешифрируевеюх значащих разрядов преобразуемого числа, передаются на суюеирующие треугольные мат рицы сложения единиц 3, десятков и сотен 4. При появлении на входах суммирующих треугольных матриц сложения весовых...

Номер патента: 873235

Опубликовано: 15.10.1981

Авторы: Корнейчук, Тарасенко, Цонев

МПК: G06F 5/02

Метки: дешифратор

...входную шину устройства 4.3, информационные входы дешиф , ратора 5.1 и 5.2 управляющий вход б,элементы ИЛИ 7.1, 7.27.32. Дешифрирующая ячейка состоит из двух элементов НЕ 8.1 и 8.2 и четырех элементов И 9.19.4, информационных входов 10.1 и 10.2, управляющих входов11,1 и 11.2, выходов 12.112.4 дешифрирующей ячейки.сДешифратор Работает следующим образом.При нормальном режиме работы на управляющий вход б подается логический сигнал "Оф и тогда сигналы на выходах элементов ИЛИ 7 группы определяются только сигналами на выходахЬешифрирующей ячейки первой группы1.1 и 1,2. При этом на управляющиевходы.дешифрирующих ячеек первойгруппы 1.1 и 1.2 всегда подается логический сигнал ".1", Возбужденнымбудет тот выход дешифратора, который соответствует...

Номер патента: 877521

Опубликовано: 30.10.1981

Автор: Алиев

МПК: G06F 5/02

Метки: двоично-десятичного, двоичный, кода

...навходе 9 с выхода входного регистра 1через коммутатор 2параплельно поступает на входы блока 3умножения, а с40его выхода в двоичном коде записывается через входы "параллельной записи"в счетчике-вычитателе 6 старших разрядов,Двоично-десятичный код среднего45разряда по управляющему сигналу навходе 9 с выхода входного регистра 1через. коммутатор 2 тетрад поступаетна входы блока 3 умножения, .а с.еговыхода,в двоичном коде .группируетсяпо "весам". в элементах ИЛИ 4,1-4 ивыдается через входы 1 параллельнойзаписи" ,двоичного счетчика-вычитате-ля 5Группировка по "весам" происходитследующим образом. Выходы младшего и 55среднего разрядов с 1 весом" 2 о подаются на .входы элемента ИЛИ 41 группы, авыход его соединяется,с первым входом 1...

Номер патента: 879581

Опубликовано: 07.11.1981

Авторы: Евдокимов, Еременко, Зварич, Кизим, Мохор, Соловьев

МПК: G06F 5/02

Метки: кодов

...канала, на одиниз которых поступает информация соО счетчика, на другой - с входов 17.На выходе элемента И-НЕ 9 вырабатывается сигнал разрешения при условии несовпадения кодов на схемах 7.Сигнал разрешения открывает элеЗ мент И-НЕ 1 О. Импульсы, поступающие на вход 13 пройдя через элементИ-НЕ 1 О, будут одновременно заполнять счетчики 1,2,3 до тех пор, покакод, поступающий на входы 17, и код,; щ счетчика 1 сравняются, тогда элементИ-НЕ 9 выработает сигнал окончания,преобразования, поступающий на управляющий выход 22, он же является .сигнапом запрета для элемента И-НЕ 10.эЗ Поскольку каждый счетчик работает/счисления,а количество импульсов,поступающих на вход всех счетчиков, одинаково, то на выходе счетчиков 2 иозя 3 появятся...

Номер патента: 881730

Опубликовано: 15.11.1981

Автор: Торубаров

МПК: G06F 5/02

Метки: двоично-десятичный, двоичного, кода

...соединенас первой группой выходов регистра результата,вторая группа выходов которого соединенас первой группой входов третьего сумматора;первый и второй входы младшего разрядакоторого соединены с выходами старших раэря.881730 Формула изобретенияПреобразователь двоичного кода в двоичнодесятичный, содержащий первый, второй и третий сумматоры, первый и второй блоки кор.рекции, входы которых соединены с выходами э старших разрядов первого и второго сумматоров соответственно, выход переноса первого сумматора соединен с входом переноса первого блока коррекции, о т л и ч а ю щ и й с я1 О тем, что, с целью упрощения преобразователя, он содержит блок хранения эквивалентов, регистр результата и генератор тактов, выходы которого соединены с...

Номер патента: 883892

Опубликовано: 23.11.1981

Авторы: Безбатченко, Злодеев, Иванов, Игнатов, Павличенко

МПК: G06F 5/02

Метки: грея, код, кода, позиционный

...в инверсный сигнал двоичного кода и поступает на вход младшего разряда регистра 1. Остальные сигналы преобразуются в двоичный код и поступают на входы с весами 2Г ,2 блока 3 вычисления значения разрядов и суммирующих блоков 6-8 соответственно.В таблице представлены сигналы на выходах блоков 3-5 и суммирующих блоков 6-8 в зависимости от комбинаций сигналов "1" и "0" на их входах.Если на три входа блока 3 поступавт сигналы "110" соответственно, то с его выхода сигнал "0", инвертированный элементом НЕ 11 и сигнал ч ипоступавт на вход старшего раз-ряда регистра результата и на первый вход суммирувщего блока 6, на третьем входе которого будет сигнал ч1 , такои же, как и на втором входе блока 3, а на третьем входе, как и на первом входе 3 -...

Номер патента: 883893

Опубликовано: 23.11.1981

Авторы: Демченко, Марютин

МПК: G06F 5/02

Метки: двоично-десятичный, двоичного, кода

...случаи:а) преобразуемое двоичное число равно по абсолютной величине двоичному эквиваленту. На выходах 13-15 устанавливается код (001) (строка 3 таблицы), по которому вырабатывается сигнал окончания преобразования на выходе 17 и формируется код тетрады на выходе 18. Сумматор-вычитатель производит вычитание двоичного эквивалента, при котором регистр 8 "обнуляется",3 Фзации числа шагов сравнения преобразуемого двоичного кода с задаваемыми двоичными эквивалентами, преобразование каждой тетрады начинается с выбора дво. ичного эквивалента равного 5 10 " ", Последовательность выбора двоичных эквивалентов схематически представлена в виде;Начало преобразования а блок 1 управления вырабатывает ко-:манды для перехода на следующую тетраду (в...

Номер патента: 888102

Опубликовано: 07.12.1981

Авторы: Миртов, Пономарев

МПК: G06F 5/02

Метки: двоично-десятичный, двоичного, кода

...888102 Ьра 1, а входы всех последующих указан Формируются нулевые сигналы, так какных элементов И подключены соответст- ни в одной из .групп не присутствуетвенно к нулевым выходам триггеров каж- два (четыре) нуля.дой из последующих пар разрядов реги-,стра 1. Дпя преоораэования числа необхоВыходы 2 3 не ст роби руемых элемен- димо на вход 48 (фиг. 3) подать затов И подключены к управляющим вхо- пускающий импульс, По этому сигналудам распределителя импульсов. апфра- в первый.и второй триггеры 29 и 30тор 5 обеспечивает формирование вы- счетчика, заносятся две единицы, генеходных сигналов двоичных эквивалентов 10 Ратор 26 формирует равномерную послеВыходы шифратора 5 подключены к вхо- довательность импульсов, период котодам разрядов...

Номер патента: 888103

Опубликовано: 07.12.1981

Автор: Михайлов

МПК: G06F 5/02

Метки: дальности, индикатора, код, кода, число-импульсного

...восьмого и девятого разрядов регистра 1. Выход десятого разряда регистра 1 соединен с его информационным входом. Выходы второго четвертого, шестого, восьмого и десятого разрядов регистра 1 подключены к первому, второму, третьему, четвертому и пятому входам регистра 2 соответственно, вход переписи информации 9 - к регистру 2.Преобразователь работает следующим образом.Сигналом "Установка исходного состояния" в регистрах установится код;1100000001 а так как фазы выходного кода взяты через разряд,начиная со второго разряда, то а. фаэных выходах регистров будет присут 881034ствовать код:10001, что соответствует числу 0.Каждый тактовый импульс передвигает записанный код на один разряд.После прихода первого за установкой исходного состояния...

Номер патента: 888104

Опубликовано: 07.12.1981

Авторы: Евдокимов, Зубенко, Овакимов, Плющ, Стеканов

МПК: G06F 5/02

Метки: двоично-десятичного, двоичный, кода

...числа.Преобразователь содержит входы 1-4, разделенные по тетрадам, соответствующим разрядам десятичного числа, причем нулевым входам соответствуют ве,- са 1, 10, 100, 1000, суммирующий блок 5, информационные выходы 6 преобразователя, многовходовые одноразрядные сумматоры 7, группу элементов НЕ 8 и дополнительный вход 9 введения константы.Алгоритм преобразования основан на замене десятичных весов, начиная с четвертой тетрады ближайшими большими значениями двоичных разрядов, причем последние дополняются таким об. В рассматриваемом случае на входы блока суммирования поступают следующие коды:константа, поступающая с дополнительного входа 9 и равна:С = 11111000100000,а - код, поступающий с входом 1-4устройства и равный:а = 0001 00 ОООО 1000;Ь...

Номер патента: 888105

Опубликовано: 07.12.1981

Автор: Алексеев

МПК: G06F 5/02

Метки: двоичного, кода, масштабированием

...информационные входы которого подключены к входам преобразователя, распределитель2 импульсов, осуществляющий формирование управляющих сигналов, первый и второй выходы которого соединены соответственно с управляющими входами регистра 1 сдвига (сдвиговый вход) и блока 4 деления на два, образующего эквивалентные значения весов преобразуемого кода в выбранной системе счисления, информационные входы которого подключены к входам масштабной величины преобразователя, а выходы - к второй группе информационных входов сумматора 5 эквивалентов, первые информационные входы которого подключены к входам задания минималь О ного значения масштабной величины, выход старшего разряда регистра 1 и третий выход распределителя 2 соединены с соответствующими...