G06F 5/02 — G06F 5/02

Номер патента: 894699

Опубликовано: 30.12.1981

Автор: Грундштейн

МПК: G06F 5/02

Метки: двоично-десятичный, двоичного, кода

...Как видно иэ таблицы, для обеспечения заданной точности необходимо анализировать состояния лишь шести старших значащих разрядов входного кода, так как погрешность не превышает половины младшего .знача щего разряда входного кода. При этом код коррекции должен иметь только пять разрядов.Для формирования кода коррек ции при преобразовании десятираэрядного кода можно использовать посто янное запомйнающее устройство сшестью входами и пятью выходами.Преобразователь работает следующим образом.Преобразуемый двоичный код пода ют на входной информационный вход 1.При преобразовании целых чисел коммутатор 4 подключает вход блока 5 пре-, образования целых чисел к информациОннОму вхОду 1 у и преООРаэУемый 55 код поступает на вход блока 5...

Номер патента: 896615

Опубликовано: 07.01.1982

Авторы: Евдокимов, Морозовский, Пивен, Плющ, Стасюк, Шевченко

МПК: G06F 5/02

Метки: двухнаправленный, кодов, табличных

...Выходы блоков 10 и 11, соответствующие попарно одноименным символам, соединены с соответствую-. щими входами элементов ИЛИ группы 9. 4Преобразователь кодов работает следующим образом.Предварительно определяется сумма по модулю два двух заранее определенных видов, сформированных из двоичных разрядов кодов одних и тех же символов. Далее преобразование кодов сводится к суммированию по модулю два полученной суммы с кодом первого вида при прямом преобразовании и полученной суммы с кодом второго вида при обратном преобразовании.Работу устройства иллюстрирует пример преобразования кодов КОИи ГОСТ 10859-64, которые используются в машинах серий ЕС и Минсксоот ветственно:Код символа А в КОИХд = 01000001 Код символа А в, ГОСТ 10859-.64 Уд00100000...

Номер патента: 898417

Опубликовано: 15.01.1982

Авторы: Авдеев, Бондарев

МПК: G06F 5/02

Метки: двоично, двоичного, десятичный, кода, преобразования

...регистра 2, разрешает, начиная со старшего разряда, опрос каждого разряда регистра 1 двоичного кода через элементы И первой группы 6.Опрашиваемый разряд. регистра 1 двое ичиого кода аналогично, как и при преобразовании двоичного кода в двоичнодесятичный, через элементы И первой группы 6, элементы ИЛИ первой группы 9, элементы И второй группы 7, элегия менты ИЛИ второй группы 10, преоб-. разуется в эквивалентный унитарныйкод, которцй параллельно с выходов элементов ИЛИ второй группы 10 поступает соответственно на входы декады единиц , десятков 1, сотен 1, тысяч И счетчика 4. При этом производится параллельное вычитание унитарного кода из содержимого соответствующих декад счетчика 4.46Вычитание в счетчике 4 происходит вследствии...

Номер патента: 898418

Опубликовано: 15.01.1982

Авторы: Хацкевич, Чачанашвили

МПК: G06F 5/02

Метки: кода, непозиционного, позиционных, признаков, формирования

...а вход "оединен с выходомпереполнения модульного сумматора и.25 является выходом знака числа устройства, входы первого, второго и третьего блоков умножения на константусоединены с соответствующими входами устройства, вход первого блокаЗО умножения на константу соединен со898418 Формула изобретения ИИПИ Заказ 11950/65раж 731 Подписное илиал ППП "Патент", ,Ужгород, ул.Проектн вторым входом блока сравнения, выходы блоков умножения на константу и блока сравнения подключены к соответствующим входам модульного сумматора.На чертеже представлена блок-схема устройства. Схема устройства содержит первый, второй и третий блоки 1-3 умножения на константу, блок сравнения.4, модульный сумматор 5, счетчик 6.Устройство работает следующим...

Номер патента: 902013

Опубликовано: 30.01.1982

Авторы: Виноградов, Козюминский

МПК: G06F 5/02

Метки: двоичного, код, кода, модулю

...по модулю. Эти остатки, представленные двоичным кодом, поступают на входы сумматора 3 но модулю, на выходе которого образуется результат преобразованияПовышение быстродействия преобразова теля обеспечивается параллельным получением остатков по модулю в шифраторах группы 2, а также одновременным их. суммированием на сумматоре 3 по модулю.Таким образом, введение Кшифраторов ю разрядов двоичного кода в код по модулю и соответствующих связейгпозволяет повысить быстродействие преобразователя в К раз,В основу работы преобразователя положена возможность получения остатка и -разрядного двоичного числа Х по модулю Р путем суммирования по модулю Р остатков К двоичных чисел цо модулю Р, представленныхе; двоичными разрядами (п. с ю, е в ),)с )....

Номер патента: 903858

Опубликовано: 07.02.1982

Авторы: Воронкин, Гузеев, Дегтярев, Поликанов

МПК: G06F 5/02

Метки: двоично, двоичного, десятичный, кода, преобразования

...элемента И-НЕ,а выход элемента НЕ - со вторым вхо 55дом третьего элемента И-НЕ, введенчетвертый элемент ИЛИ-НЕ, причем четвертый выход устройства соединен свыходом четвертого элемента ИЛИ-НЕ,первый вход которого соединен с выходом второго эемента И-НЕ и первым входом седьмого элемента И-НЕ, а второй вход соединен с выходом шестого элемента И-НЕ, второй вход которого соединен со вторым входом пятого элемента И.-НЕ, третьим входом третьего элемента И-НЕ и выходом пер-. вого элемента И-НЕ, второй вход котооого соединен с третьим входом устройства, четвертый вход которого соединен с входом элемента НЕ, вторыми входами седьмого и второго элементов И-НЕ, при этом третий вход шестого элемента И-НЕ соединен со вторым входом четвертого...

Номер патента: 903859

Опубликовано: 07.02.1982

Авторы: Иванов, Чулошников

МПК: G06F 5/02

Метки: двоично-десятично, двоичного, код, кода, шестидесятиричный

...вначале каждого третьего, а затем из полученной последовательности каждого 89 импульсов,поступающих на его вход, что обеспечивает коэффициент пересчета,равный -- М 0 65917,Х щЗ ВО=фКогда двоичное число, записанное во входном счетчике 2, станетравным нулю, дешифратор 6 выдаетзапрещающий сигнал на элемент И 1,в результате прекращается подачаимпульсов пересчета. Код, содержащий в трех старших разрядах двоичного счетчика 2, поступает черездешифратор 7,на предварительнуюустановку выходного двоична-десятичного счетчика градусов,Таким образом, после прекращения поступления импульсов на вход5 9038 двоичного счетчика 2 и двоично-.десятичного счетчика 3, в последнем зафиксируется число2047 -"- О 49)ИВ3 895 что соответствует...

Номер патента: 911505

Опубликовано: 07.03.1982

Авторы: Гринберг, Журавлев

МПК: G06F 5/02

Метки: двоично-десятичных, двоичные, чисел

...разрядами группывыходов преобразователя, выход четвертого разряда и выход переносавторого сумматора соединены с входомпереноса и входом первого слагаемоговторого разряда третьего сумматорасоответственно, вход четвертого разряда второй тетрады группы входовпреобразователя соединен с входомвторого слагаемого второго разрядатретьего сумматора, вход первого разряда третьей тетрады группы входовпреобразователя соединен с входамипервого слагаемого первых разрядоввторого и третьего сумматоров ивходом переноса четвертого сумматора, входы второго слагаемого четвертого разряда третьего сумматора и первого слагаемого второго разрядачетвертого сумматора соединены свходьи тождественного нуля.где- задержка распространения по цепи переноса; Сс -...

Номер патента: 920699

Опубликовано: 15.04.1982

Авторы: Бойчев, Дударева, Корнейчук, Тарасенко, Торошанко

МПК: G06F 5/02

Метки: шифратор

...10 Щ (и) -й ступени равно двум. К одному из элементовИЛИ 5, 10 (и) подключены входныецепи первой 1, Ь (и;1) и второй 2,10 (и) групп с номерами 3 и 1.Выход этого элемента 5, Ь (и)является выходом Ьи и-го разряда55шифратора (вых.и 021 Я и соединенсо входом схемы сравнения. 6, Ьср пКо второму элементу ИЛИ 5, РОЯ (и)подключены входные цепи с номерами 2 и О. Выход этого элемента подключец ко второму входу схемы сравненияб, ЙДал,Иифратор работает следующим образом.Единичный сигнал со входа шифратора через элемент ИЛИ 5,с, поступает на одну из входных цепей первойгруппы 1, . в тех ступенях, которыена выходе шифратора вых. 3 должнывырабатывать код согласно номеру возбужденной входной шины шифратора, В тех ступенях, которые должны на выходе...

Номер патента: 922723

Опубликовано: 23.04.1982

Автор: Кучеренко

МПК: G06F 5/02

Метки: двоично-десятичного, двоичный, кода

...то получают следующий результат= ЕН-Р,что превышает значение обратного двоичного кора десятичного числа на (1."-1) Н, т.е. для получения квазиобратного кода уменьшают обратный кодкаждого из разрядов двоично-десятичного числа вобщей сумме на (-1 ) Н.Причем для упрощения преобразователя квазиобратный код единиц (Х)берут равным обратному четырехразрядному коду единиц, что позволяет получить его простым инвертированиемпрямого кода единиц; квазиобратныйкод разрядов Х-Хстроят из техже кодовых комбинаций, что и прямойкод соответствующих разрядов, вследствие чего дешифраторы квазиобратного кода по сложности и числу элементов эквивалентны дешифраторам прямогокода; квазиобратный код разряда Хцравен КкьКкь 1,=К,-5, где К - обратный кодразряда...

Номер патента: 924695

Опубликовано: 30.04.1982

Авторы: Ковита, Пономаренко

МПК: G06F 5/02

Метки: классов, код, кода, остаточных, позиционный, системы

...пооснованиям Р Рпсоответствует нулевой остаток по основанию РКаждому последующему нулевомузначению остатков будет соответствовать определенный остаток по основанию Рп . Таким образом, есть жесткое соответствие между номером нулевого остатка по основаниям Р 1Рт 1 1 от начала диапазона представления чисел и остатком по основанию Р 1,.Убедившись, что остатки по основа"ниям Р Р 1равны нулю, и знаясоответствующий остаток по основанию Р, можно однозначно определитьцисло, представленное такими сочетаниями остатков, Задача приведенияв соответствие номера нулевого остатка по основаниям Р 1 ., Рдисоответствующим остатком по основанию Р возложена на кодовый преобиразователь, который переводит значение остатка по основанию Р впорядковый номер...

Номер патента: 928339

Опубликовано: 15.05.1982

Авторы: Лейзен, Ривман

МПК: G06F 5/02

Метки: классов, код, кода, остаточных, позиционный, системы

...не влияет.в данный момент наработу преобразователя, так как 40 элемент ИЛИ 13 разрешен сигналом свыхода триггера 11. Через о импульсов модульный счетчик 1 переходитв нулевое состояние,а на его первом выходе формируется сигнал, ко торый обнуляет триггер 10 и опрашивает элемент И б. В случае неравенства нулю содержимого одного из модульных счетчиков 2 и 3 триггер 9 оста. ется в единичном состоянии и процесс преобразования продолжается.Спад. сигнала на первом выходе счет-.чика 1 обнуляет триггер 11, в результате чего элемент ИЛИ 13 начинаетуправляться сигналом с единичноговыхода триггера 10, а также снимается запрет с коммутатора 14, В основупринципа действия преобразователяположен тот факт, что при условии"щ, щ и щ . щз результат от...

Номер патента: 930313

Опубликовано: 23.05.1982

Автор: Святный

МПК: G06F 5/02

Метки: двоично-десятичного, двоичный, кода

...блок-схема предлагаемого преобразователя.Информация, подлежащая преобразованию, поступает на преобразователь через входы 1"12, выходной код образуется на выходах 13-22. Преобразователь содержит четырехраэрядные сумматоры 23-27.В табл.1"3 показано функционирование устройства. 0 0 0 0 О О 0 1 О 0 1 0 О О 1 О О О О 0 1 1 О О930313 Таблица 2 Сумматор Р Л В 1 А 2 В 2 АЗ ВЗ А 4 В 4 Входы для числа 0 0 0 1 1 0 0 0 1 0 0 О 0 0 0 0 0 0 0 1 Продолкение табл. 2 1 Сумматор Входы для числа Р А 1 В 1 А 2 В 2 АЗ ВЗ А 4 В 4 Р А В 1 0 0 1 0 0 0 0 0 999 0О 0щщЩе-ще щеЩЩ.Щ-.С" о апкение табл. 2 а Ф Фтв аеюеФЮавЙо д Сумматор А 2 В 2 АЗ: ВЗ А 4 Р А 1 В 1 А 2, В 2 Входы для числа 0 О оо оО 0О О 0 0 ,00 0 0 1 1 1 3 Грощолаение та 6 л; 1 Сумматор 27Р А В....

Номер патента: 935944

Опубликовано: 15.06.1982

Авторы: Вуколов, Зверев, Хуршудян, Чигарьков

МПК: G06F 5/02

Метки: двоичный, код, кода, линейного, позиционного

...единичный уровень с его прямоговыхода приводит к останову генератора импульсов 5 и одновременно черезвторой переключатель 16 поступаетна вход элемента ИЛИ 14. Таким образом, если, например, срабатываниетриггера 11 происходит от логичес" ЗОкой единицы в 14"ом разряде линейного позиционного кода, то двоичныйсчетчик 4 просчитывает при этом лишь6 импульсов, и на его выходах (приначальной установке счетчика в нуле- З 5вое состояние) устанавливается двоичный код 0110. Благодаря искусственному приданию к этому коду черезэлементы 16 и 14 сигнала переноса навыходах преобразователя устанавли овается код 1110, отвечающий разрядности преобразуемого линейного позиционного кода. Принципиальным моментом для пред 45 лагаемого устройства является...

Номер патента: 941990

Опубликовано: 07.07.1982

Автор: Омельченко

МПК: G06F 5/02

Метки: двоично-десятичные, двоичных, чисел, числа

...соответствующие разряды35 промежуточного регистра 27 в соответствии с таблицей (фиг.2). Таблица имеет три столбца и девять строк, В первом, втором и третьем столбцах указаны соответственно номер по порядку элемента ИЛИ второй группы 25, состояния дешифратора 24, собираемые каждым элементом ИЛИ этой группы элементов, и устанавливаемый разряд промежуточного регистра 27. При этом рассмотрены двоичные числа с порядками (и)=1-29 и соответствующие им двоично-десятичные (р) =1-9. Группа элементов ИЛИ 26 собирает определенные состояния второго дещифратора 24 в соответствующие группы, уста 50 навливающие совместно с группой элементов И 28 в зависимости от знака двоичного порядка определенные разряды регистра 36 сдвигов. Таблица (Фиг 3) содержит...

Номер патента: 941991

Опубликовано: 07.07.1982

Автор: Кулешов

МПК: G06F 5/02

Метки: двоично-десятичный, двоичного, кода

...подключен к тактовомувходу ъ формирователя 10 последовательности импульсов, вход сброса двоично-десятичного счетчика 73 подключен к входу сброса В формирователя 10 последовательности импульсов, а выходпереполнения двоично-десятичногосчетчика 73 - к выходу е конца пачкиформирователя 10 последовательностейимпульсов, разрядные выходы двоичнодесятичного счетчика 73 соединены ссоответствующими входами элементов И74-82, первые входы которых связаныс тактовым входом 1 Формирователя 10последовательностей импульсов, выходы элементов И 74-82 соединены с со Оответствующими входами элементов ИЛИ83-91 группы, а выходы элементов ИЛИ83-91 подключены к тактовому выходуМ: формирователя 10 последовательностей импульсов. Элементы И 74-82 груп зпы в...

Номер патента: 943701

Опубликовано: 15.07.1982

Автор: Баранов

МПК: G06F 5/02

Метки: дополнительного, кода, формирования

...функциональ-.ная схема устройства для формирования дополнительного кода; на фиг.2 временная диаграмма его работы.Устройство для формирования дополнительного кода содержит триггер 1, элемент И 2, элемент ИЛИ 3,два элемента задержки 4 и 5, вход 6и выход 7. Единичный вход триггераподключен к выходу элемента задержки4, вход которого подключен к улевому входу триггера 1, первому входуэлемента И 2 и входу б, Элемент ИЛИ3 подключен первым входом к выходуэлемента И 2 вторым входом - к еди 135ничному выходу триггераи выходомк выходу 7. Нулевой выход триггера 1подключен к входу элемента задержки5, выход которого подключен к второму входу элемента И 2.Устройство для формирования дополнительного кода работает следующим образом.В исходном состоянии...

Номер патента: 943703

Опубликовано: 15.07.1982

Автор: Сикорский

МПК: G06F 5/02

Метки: двоично-десятично, двоичного, код, кода, угла, шестидесятиричный

...операциями "Сдвиг" и "Коррекция"В общем случае при преобразовании произволь- . ного значения и-разрядного двоичного кода в выходной код количество щагов операции "Запись плюс 180 оцоп-.35 ределяется количеством кодовых посылок логической "1" исходного двоичного кода, При этом максимально необходимое для преобразования и-разрядного двоичного кода количество шагов операции "Запись плюс 1800" должно быть равно и . Каждый и"тый шаг операции "Запись плюс 180 О, обознаоя ценный в дальнейшем 3, осуществляется во время формирования и-посыл 45 ки логической "1" исходного двоич ного кода. При этом к содержимому разрядных сдвигающих регистров раз-рядов 100 ои 10 о должен быть прибавлен двоично-десятичный код угловой величины 180 о. Во...

Номер патента: 943704

Опубликовано: 15.07.1982

Автор: Дудоров

МПК: G06F 5/02

Метки: двоичного, код, кода, число-импульсный

...3. Основной и вспомогательный триггеры состоят из двух элементов И-ИЛИ-НЕ 4 и 5. Результат преобразования поступает на выход 6 преобразования. Между разрядами счетчика 1 вклюцена группа элементов 2 И-ИЛИ 7. Кроме того, преобразователь содержит триггер режима 8, входные элементы И-НЕ 9-10, элемент И-НЕ 11 обнуления, элемент И 12, информационные входы 13-14 преобразователяПреобразователь кода в число импульсов работает следующим образом.В исходном состоянии нулевой разряд счетчика 1 находится в единичном состоянии, а остальные разряды счетчика 1 и триггер переключения 8 на" ходятся в нулевом состоянии, разрешая при этом прохождение информации, которая поступает на входы 13 и 14 в парофазном последовательном коде, через входные...

Номер патента: 943705

Опубликовано: 15.07.1982

Автор: Соколов

МПК: G06F 5/02

Метки: двоично-десятичного, двоичный, кода, трехдекадный

...соответственно выходами 5 твосьмого, девятого и десятого разрядов спреобразователя. сНа чертеже приведена блок-схема Рпреобразователя, РБлок-схема отключает разрядные вхо О сды преобразователя, состоящие из раз- лрядных входов сотен Х 1 - Х, разряд- . вных входов десятков Х - Х и разрядных входов единиц Х - Х, а такжеИвыходы У 1 -У преобразователя. Пре вобразователь содержит элементы ИЛИв1-12, элементы запрета 13-30, элементы И 31-35, элементы НЕ-И 36-37, тсумматоры 38-39. Процесс преобразо- Рвания проще всего прослеживается на 20 спримере конкретного числа. Пусть на ввходах преобразователя имеется число Р722, т.е, на первой тетраде 0111, авна второй и третьей - по 0010, первый вкаскад преобразования десятков при этом 25выдает...

Номер патента: 945860

Опубликовано: 23.07.1982

Авторы: Баженов, Кремез, Москаленко, Роздобара, Фомин

МПК: G06F 5/02

Метки: двоичного, код, кода, основанием, позиционный, смешанным

...го ( = 1) разряда. Согласно алгорит" регистра 40 и группы элементов И 41. му обРазования весов в ФибоначчиевойСхема 9 сравнения, предназначен" системе счисЛения, вес (1 = 1) раз" ная для сравнения фибонацчиевого эк- ряда ( = 1; " ц; . Этим же сигналом вивалента и остатка, состоит из эле- .производится обнуление регистра 36, ментов И 42-44, двух элементов НЕ 45на который через группу элементов И 27 .и 46, двух триггеров 47 и 48, элемен" заносится код Фибоначчиевого веса та ИЛИ 49 и элемента И 50. о :,После этого через элемент ИЛИ 32Преобразователь работает следую- происходит обнуление вычитателя 37 и щим образом, на него через группу элементов И 25Предварительно на вычитатель 6 на- заносится Фибоначчиевый вес о. пос"1 у :капливающего...

Номер патента: 947850

Опубликовано: 30.07.1982

Автор: Коляда

МПК: G06F 5/02

Метки: двоичный, классов, код, кода, остаточных, системы

...вход блока 8 для умножения на - РПО МОДУЛЮ Рп, . ИСКОМОЕ ЭНаЧЕНИЕ Обп,с выхода блока 8 передается на входрегистра 4 интервального индекса.Вычет осп 2, ПРедставляющий собойК младших двоичных разрядов позиционного кода числа А, с выхода блока7 поступает в К старших разрядовсдвигового регистра 10, разрядностькоторого составляет щК бит, гдеи =)( (черееиСКобозначается наименьшее целое число, не меньшее Х).Второй этап процедуры перевода числа А в двоичный код состоит из п(-1 одинаковых шагов, на 1-ом из которых (3 = 1,2 и(-1) преобразователь выполняет следующее действие. Содержимое сдвигового регистра 10сдвигается на бит вправо, а содержимое входного регистра 1, представляющее собой вектор вычетов (.йс,(-"1-(п-(1 Й1) полученный на преОС О )...

Номер патента: 955022

Опубликовано: 30.08.1982

Авторы: Билибин, Гараев, Иванов, Руденко, Савельев, Сарычев

МПК: G06F 5/02

Метки: градусов, двоично-десятичный, двоичного, код, кода, минут, секунд, угла

...8-му разряду фор-мируемого кода У. Этот код подается ,со сдвигом на б разрядов вправо на входы сумматора 18, на первые входы которого заводится исходное значение кода Х. В сумматоре 18 реализуется операцияХ Х Х+, +Х.28 2 26Разряд переноса в сумматоре 18 используется для корректировки его выходного кода. Так как на. вторые входы сумматора 18 поступает инверсный код, то для правильнсй работы сумматора на входы его шести младших разрядов второй группы подаются логические единицы, а на входы десяти старших разрядов первой группы логические нули. На выходах сумматора 18 получается прямой код, который заводится на входы первой группы сумматора 20 и со сдвигом на два разряда вправо на входы второй группы этого же сумматора, На входы двух...

Номер патента: 955023

Опубликовано: 30.08.1982

Автор: Голицын

МПК: G06F 5/02

Метки: двоичного, двоичный, код, кода, однопеременного, позиционный

...полусумматоров соединены последовательно от старших разрядов к младшим, причем два входа последующего блока подключены соответственно к двум выходам предыдущего блока 2,60 а два других входа подключены к соответствующей паре разрядов двоичного однопеременного кода.Блок 2 управляемых полусумматоров содержит (фиг.2) первую схему 3 отрицания равнозначности, к одному входу которой подключен вход блока управляемых полусумматоров 2, а к другому входу подключен выход элемента И 4, входы которого подключены соответственно к выходам И 5-6, Первый вход элемента И 6 подключен к входу блока 2 управляемых полусумматоров, к входу элемента НЕ 7 и первому входу элемента 8 отрицания равнозначности, второй вход которого подключен к выходу элемента...

Номер патента: 957200

Опубликовано: 07.09.1982

Автор: Кураков

МПК: G06F 5/02

Метки: двоично-десятичный, двоичного, кода

...сумматора соединены с вторыми входами (К+1)-го сумматора, вторыевходы первого сумматора соединены сдесятым информационным входом коммутатора.На фиг. 1 приведена блок-схема преобразователя; на фиг, 2 - блок-схема соединений одного каскада преобразования,Устройство содержит каскад 1 преобразования, информационный вход 2 каскада, вход 3 управления масштабированием, выход 4 остатка каскада,информационные вл 1 ходы 5 каскада, шифратор 6, входы 7 шифратора 6, управляющие входы 8 колмутатора 9, сумматоры 10, - ,101, входы 11 и 12 суммато -ров, выходы 13 и 14 сумматоров, информационные входы 15 коммутатора 9,Увход 16 переноса сул;моторов и вход1 7 логического нуля преобразователя.Предлагаемое устройство содержитряд послсдовательно включенных...

Номер патента: 959062

Опубликовано: 15.09.1982

Автор: Коляда

МПК: G06F 5/02

Метки: двоичного, классов, код, кода, остаточных, системы

...3 Р.- основные модули ранговогоЬрасширения систе)ры остаточных клас- ЗОсов," Ри+- дополнительный модульР ) 2 с 1,. Количество разрядов входного регистра й=0 о Р(пф") . (Через 1 хобозначается наименьшее целое число,не меньшее х); блок 3 преобразователей цифр позиционного кода, состоящий иэ в: )М/В преобразователей, 1-ыйиз которых (1=1,2п преобразует1-ое число (слагаемое) позиционногопредставления исходного двоичного 40кода в системе счисления с основанием Р = 21 в код системы остаточныхклассов с модулями Р, Р 2,,рРп.р 1группа блоков суммированйя вычетов 4,з.-ый из которых (1=1,2п+1) пред-. 45назначен для,суммирования вычетов помодулю Р,; блок 4, выходные шины 5Устройство работает следующим образом,ПУсть требуется перевести в...

Номер патента: 960791

Опубликовано: 23.09.1982

Авторы: Война, Сикорский, Ярема

МПК: G06F 5/02

Метки: градусов, двоично-десятично, двоичного, код, кода, минут, секунд, угла, шестидесятиричный

...1:0 и импульс65 переноса П 1 не формируется.В интервале времени между двумя одноименными синхроимцульсамк переноса, равном Т, количество единиц число-импульсного кода, суммируемого с кодом, ранее записанным в данном разряде, не должно превышать 10 и б единиц для десятичного и шестиричного разрядов, соответственно,Действительно, если. в десятичном разряде .Формируется сумма чисел 9+10, где 9 - максимальное значение числа, хранимого в декаде, то .на выходе декады при суммировании формируется один импульс переполнения, т.е. устанавливается состояние УП;=1), а в декаде вновь Фиксируется код числа 9.Введение синхронизаторов импульсов межраэрядных переносов позволяет производить суммирование кодов параллельно и одновременно во всех разрядах...

Номер патента: 960792

Опубликовано: 23.09.1982

Авторы: Баженов, Москаленко, Фомин

МПК: G06F 5/02

Метки: двоичного, код, кода, основанием, позиционный, смешанным

...младшего разряда с регистра 26.20 Этот же тактовый импульс черезэлемент И 11 поступает в блок 5 анализа. знака. Если в результате вычи-.тания Фибоначчиевого веса ц; знакостатка получается положительный, 25 импульс через элементы И 33 и ИЛЙ 14устанавливает триггер 13 в единичноесостояние и записывает единицу:вмладший разряд сдвигового регистра б,после чего осуществляется сдвиг содержимого регистров б и 7 на дваразряда. В данном случае при образовании Фибоначчиевого кода используется основное контрольное свойствонормальной Формы, согласно которомув двух соседних разрядах фибоначчиеЗ 5 вого числа не могут быть две единицы, т.е. если в данном разряде фибоначчиевого кода записана "1", тов соседнем заведомо. должен быть "д".По второму...

Номер патента: 960793

Опубликовано: 23.09.1982

Авторы: Иваськив, Погребинский, Харам

МПК: G06F 5/02

Метки: другую, кода, одной, позиционной, системы, счисления

...сброса блока 31 местного управления, входы 38 - 40 соединяют выход "Меньше" схемы 29 сравнения соответственно с управляющим входом регистра 27, управляющим ,входом счетчика 30, входом пуска блока 31 местного управления, вход 41 подготовки цикла блока 31 местного управления соединен с выходом "Больше или равно" схемы 29 сравнения, вход 42, сброса сумматора 28 соединен с выходом сброса блока 31 местного управления, выход 43 пуска блока 31 местного управления соединен с входом опроса схемы 29 сравнения.формирователь 2 эквивалента входного кода работает следующим образом.В начальном состоянии работы формирователя в регистре 27 находится код младшего разряда регистра 1 преобразуемого числа. ОДноразрядный сумматор 28 и счетчик 30 находятся в...

Номер патента: 960794

Опубликовано: 23.09.1982

Автор: Николаев

МПК: G06F 5/02

Метки: двоично-десятичный, двоичного, кода

...в двоичнодесятичный код. Оба умножителя 3и 4 и преобразователь 5 выполняютдся на четырехразрядных сумматорахи могут быть по своим входам расширены до заданного числа разрядов.Умножитель 3 в 1,5 раза состоит изпоследовательно соединенных четырехразрядных сумматоров (фиг.З,микросхемы 01 и 02), На самый младший вход сумматора заводится постоянно единица. Умножитель 4 в 16/15раза состоит из последовательно соединенных четырехразрядных суммато-ров и элементов задержки, Четырехразрядный преобразователь 5 кода выполнен на базе четырехразрядного сумматора (фиг.З в ,микросхема 05).Устройство работает следующим образом,Все разряды преобразуемого кода,за исключением самого младшего, заводятся на соответствующие входы умножителя 3, выходы...