Преобразователь двоичного кода в двоично-десятичный

ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 11 888102 Союз Советски кСоциалистическиеРеспублик ЖФГ(61) Дополнительное к авт. свив-ву(22) Заявлено 100 1.80 (21) 2888464/18-24с присоепинением заявки йеОпубликовано 0 7.1281. Бюллетень45Дата опубликования описания 071281 но делам нзобретеннй н открытнй(7) Заявитель 54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА В ДВОИЧНОДЕСЯТИЧНЫЙ Изобретение относится к вычислительной технике и может быть использовано в устройствах вывода цифровыхвычислительных машин, систем телекодовой связи, в цифровых измерительных устройствах, работающих в двоичной системе счисления.Известен преобразователь двоичного кода в двоицно-десятицный 1 11,содержащий регистр двоичного чита,распределитель импульсов, шифратор,группы элементов И,Недостаток известного преобразователя состоит в низком быстродействиисвязанном с невозможностью уцета рехи тигае му рея преоб- оично 20 авляеявляда вщий льсо в, шифр матор и ального двоичного кода,Наиболее близким реш нической сущности и дос зультату к изобретению разователь двоичного ко десятичный2 ), содержа мый распределитель импу тор, двоично-десятичный регистр двоицного числ Недостаток данного преобразователя состоит в относительно низком быстродействии, связанном с трудностью обьединенил пар разрядом двоицного кода, эквиваленты которых не имеют единиц в одних и тех же разрядах. Недостаток преобразователя состоит еще и в сложности перестройки преобразователя при изменении его разрядности.Целью изобретения является повышение быстродействия.Поставленная цель достигается тем, что в преобразователь двоичного кода в двоицно-десятичный, содержащий управляемый распределитель импульсов, шифратор, двоицно-десятичный сумматор, входы которого соединены с выходами шифратора, а выходы являются выходами преобразователя, регистр двоичного числа, входы которого являются входами преобразователя, введен анализатор преобразуемого числа, группы прямых и инверсных входов которого соединены соответственно с пря 888102мыми и инверсными выходами регистра двоичного числа, а выходы анализатора преобразуемого числа соединены с управляющими входами управляемого распределителя импул ьсов, информационные выходы управляемого распределителя импульсов соединены с входами шифратора, тактовые входы анализатора преобразуемого числа соединены с тактовыми выходами управляемого распреде лителя импульсов.Анализатор преобразуемого числа содержит группу элементов И, двухвходовые дешифраторы и элемент И, входы которого соединены соответствен но с входами группы инверсных входов анализатора преобразуемого числа, первые входы элементов И группы соединены соответственно с входами группы прямых входов анализатора преобразуеIмого числа, а вторые входы элементов И группы соединены с первым тактовым входом анализатора преобразуемого числа, прямые и инверсные входы 1-го двухвходового дешифратора - (1 -), где п - цисло разрядови.входного числа, соединены соответственно с входами (21+3) - го и (21+4)- горазрядов групп прямых и инверсныхвходов анализатора преобразуемого числа, тактовый вход 1-го двухвходовогодешифратора соединен с (1+1)-ым тактовым входом анализатора преобразуемого цисла, выходы элементов И группы,элемента И и двухвходовых дешифраторов являются выходами анализатора преобразуемого числа,На фиг. 1 приведена блок-схемапредлагаемого преобразователя; наофиг, 2 - блок-схема анализатора преобразуемого числа; на фиг, 3 - блок-схема одного из вариантов построенияраспределителя импульсов.Преобразователь двоичного кода вдвоично-десятицный содержит (см.фиг. 1) регистр 1 двоичного числа,анализатор 2 преобразуемого числа,управляемый распределитель 3 импульсов, двоично-десятичный сумматор 4, ишифратор 5.Анализатор 2 преобразуемого числасодержит (см. Фиг, 2) элементы И Ь,тактовые входы 16, группу прямых входов 17, выходы 18 анализатора преоб- иразуемого числа, элементы И 19-21,группу инверсных входов 22, выходы 23нестробируемых элементов И,Элементы И 10-12 совместно с элементом И 20 образуют двухвходовый дешифратор 24.Управляемый распределитель 3 импульсов содержит (см. Фиг. 3) управляющие входы 25, генератор 26 серий импульсов, элемент 27 задержки, элемент ИЛИ 28, триггеры 29-30 разрядов двоичного счетчика, элементы НГ 31-34 элементы И 35-46, выходы 47 и вход пуска 48,Двоичный регистр 1 представляет собой регистр параллельного действия. Он имеет входы для занесения 0 или 1 в триггеры соответствующих разрядов. Выходами регистра 1 являются нлевые и единичные выходы триггеров соответствующих разрядов (всего два выхода). Анализатор 2 преобразуемого числа представляет собой набор элементов И, подключенных входами к единичным и нулевым выходамрегистра 1 (см. Фиг. 2). При этом первые входы элементов И 6-9 соединены соответственно с единичными выходами триггеров первых четырех разрядов регистра 1, Вторые входы указанных элементов И соединены с первым выходом управляемого распределителя импульсов. Все последующие элементы И (10-15) объединены в группы по три элемента каждая. Каждый из элементов И каждой группы подключен к единичным и нулевым выходам соседней пары триггеров регистра 1. При этом первые входы первых двух элементов И каждой группы соединены соответственно с единичными выходами пары соседних разрядов (Т 1,1 и Т 1, а вторые входы соединены с нулевыми выходами указанных триггеров, но в обратной последовательности (ТИ,1 и Т,1), Третий элемент И каждой группы своими первыми двумя входами подключены к единичному выходу триггеров соседней пары разрядов регистра 1 (Т и Т. Третьи входы элементов И каждой группы являются стробирующими и соединены с соответствующим номеру группы выходом распределителя импульсов. Выходы всех стробируемых элементов И подключены к входам шиФратора 5, Кроме того, в анализаторе 2 имеются нестробируемые элементы И 19-21, входы 22 которых соединены с нулевыми выходами триггеров регистра 1. При этомвходы первого из упомянутых элементов И 19 соединены с нулевыми выходами первых четырех триггеров регист5 888102 Ьра 1, а входы всех последующих указан Формируются нулевые сигналы, так какных элементов И подключены соответст- ни в одной из .групп не присутствуетвенно к нулевым выходам триггеров каж- два (четыре) нуля.дой из последующих пар разрядов реги-,стра 1. Дпя преоораэования числа необхоВыходы 2 3 не ст роби руемых элемен- димо на вход 48 (фиг. 3) подать затов И подключены к управляющим вхо- пускающий импульс, По этому сигналудам распределителя импульсов. апфра- в первый.и второй триггеры 29 и 30тор 5 обеспечивает формирование вы- счетчика, заносятся две единицы, генеходных сигналов двоичных эквивалентов 10 Ратор 26 формирует равномерную послеВыходы шифратора 5 подключены к вхо- довательность импульсов, период котодам разрядов двоично-десятичного сум- Рых определяется временем задержкимат ора. в логических элементах устройства иПреобразователь работает следующим временем выполнения сложения в сумобразом. маторе 4 (фиг. 1). Первый импульс изПосле нанесения исходного числа в серии постУпает через элемент ИДИ 28в Регистр 1 запускается распределитель (фиг 3) на счетный вход первого тригимпульсов, которяй обеспечивает фор- . гера и устанавливает его в нулевоемирование последовательности такто- состояние. При этом с единичного выховых импульсов. Если преобразуемое чис да первого триггера 29 по счетномуло в регистр 1 имеет единицы в каждом ходу Устанавливается а нуль триггерразряде, то распределитель импульсов 3ЧеРез вРемя задержки элементовсформирует полную последовательность 327) на выходе элемента И 43 форимпульсов. В этом случае в первом мируется единичный сигнал, которыйтакте сформируются единичные сигналы 2 ю тупает на вход элементов И 35 и 38,на выходах стробируемых элементов И Так как в первой группе (2, 2", 26-9 (фиг. 2), которые обеспечивают 2 ) не все нули, то на вход, соединен.подачу на входы четырех младших раэ- ный с элементом И 39 подается нулерядов двоично-десятичного сумматора вои уровень, и элемент заперт. Этотединичных сигналов. За время первого 30 же управляющий сигнал через элементтакта двоично-десятичный сумматор НЕ 31 открывает элемент И 35, и насуммирует число 2 +2 +2 +2 и форми- первом выходе Распределителя импульрует промежуточный результат 10101000 сов появляется единичный сигнал, ЭтотВмомент поступления второго импульса сигнал стробирует шифратор, и на вхоформируется единичный сигнал на вы дах Разрядов 1, 2, 4 двоично-десятичходе элемента И 12, а на выходе эле- ного сумматора появляются единичныемента И 10 и 11 формируется нулевой си гналы. В двоично-десятичном сумматосигнал, В результате на вход двоич- ре будет записано число 0001.0001. Вно-десятичного сумматора с шифратора момент прихода второго импульса от гепоступает код 01101001(96), который нератора 26 в триггер 29 запишется 1.за время второго такта суммируется Элемент И 44 будет подготовлен высос содержимым двоично-десятичного сум- кими (единичными) уровнями триггеровматора и формируется второй промежу- счетчика. Через время задержкиточный результат 1000 1000 1000 (111). элемента 27 с выхода элемента И 44В дальнейшем работа в каждом такте через элемент И 36 на вход дешифрато 43преобразователя происходит аналогич- ра поступит импульс второго такта.но. Последний такт обеспечивает, кро Шифратор по второму такту обеспечитме упомянутых операций, установку рас- добавление в двоичный сумматор едипределителя в исходное состояние и ниц в разряды 5, 3 и 2. В результатепрекращает работу генератора 26. суммирования в двоично-десятичномЯсумматоре образуется число 0010. 0111.Пустьнеобходимо преобразовать вдво Аналогично сФормируется импульс треть"ично-десятичный код число 0011011011, его такта. Однако, в виде того, чтоВ данном случае анализатор 2 после в третьей группе присутствуют двезанесения преобразуемого числа в дво- единицы то шифратор обеспечит доИичный регистр 1 подготавливает единиц- . бавление единиц в разряды двоичноные сигналы на выходах стробируемых десятичного сумматора 3, 4, 8 и 9. Вэлементов И 6, 7, 9, 11, 15 (фиг. 2),. Результате образуется двоично-десяна выходах нестробиоуемых элементов тичный эквивалент преобразуемого чис 8881 Кформула изобретения 15 1. Преобразователь двоичного кода в двоично-десятичный, содержащий управляемый распределит ел ь импульсов, шифратор, двоична-десятичный сумма- го тор, входы которого соединены с выходами шифратора, а выходы являются выходами преобразователя, регистр двоичного числа, входы которого являются входами преобразователя, о т - г 5 л и ц а ю щ и й с я тем, что, с целью повышения быстродействия, в него введен анализатор преобразуемого числа группы прямых и инверсных входов которого соединены соответственно с прямыми и инверсными выходами регистра двоичного числа, а выходы анализатора преобразуемого числа соединены с управляющими входами управляемого распределителя импульсов, инфор 35 мационные выходы управляемого распределителя импульсов соединены с входами шифратора, тактовые входы анализатора преобразуемого числа соединены ла: 0010 001 1001. При поступлениичетвертого импульса от генератора 26с выхода соответствующего нестробируемого элемента И (19-21) сформируется единичный сигнал, который через элемент И 42 обеспечит дополнительное добавление 1 в счетчик тактов и запретит через элемент НЕ 34и элемент И 38 формирование импульсачетвертого такта и обеспечит прекращение работы генератора 26 по входу Стоп,с тактовыми выходами управляемого оаспределителя импульсов.2. Преобразователь по и. 1, о т л и ч а ю щ и й с я тем, что анализатор преобразуемого числа содержит группу элементов И, двухвходовые дешифраторы и элемент И, входы которого соединены соответственно с входами группы инверсных входов анализатора преобразуемого числа, первые входы элементов И группы соединены соответственно с входами группы прямых входов анализатора преобразуемого числа, а вторые входы элементов И группы соединены с первым тактовым входом анализатора преобразуемого числа, прямые и инверсные входы 1- го двух, и ввходового дешифратора= (1 -;),где п - число разрядов входного числа соединены, соответственно с входами (21 +3)-го и (21 +4)-го разрядов групп прямых и инверсных входов анализатора преобразуемого числа, тактовыйвход 1-го двухвходового дешифратора соединен с (1+1)-ым тактовым входом анализатора преобразуемого числа, выходы элементов И группы, элемента И и двухвходовых дешифраторов являются выходами анализатора преобразуемого числа.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРИ 637808, кл. С 06 Г 5/02, 19742, Авторское свидетельство СССРпо заявке йф 2847742,кл. С 06 Г 5/02, 18/24,26.11.79 (прототип).ИИПИ Заказ 10725/13 Тираж 748 Подписное Филиал ПП 888102 Фиг, Р атент", г. Ужгород,ул.Проектная,4