Преобразователь двоично-десятичного кода в двоичный

(54) ПРЕОБРАЗОВАТЕЛЬВ Д е о ожетдвои о воичносодержаор тетов и на азовате аратуры зрядног 1 О о15 предлагаемомуявляется преобтичного кода ввходной регистФормационные в хос выходами управляющие вхощими входами преу элементов ИЛИ, жит группу регисодер бретение относится к аслительной технике и мс зовано при построениие чных преобразователей.Известен преобразовательесятичного кода в двоичный,щий входной регистр, коммунаад, блок хранения эквиваленопительный сумматор 13.Недостаток данного преобростоит в большом объеме аппвязанном с наличием полнораумматора. Наиболее близким к технической сущности зователь двоично-дес двоичный, содержащий коммутатор тетрад, и ды которого соединень входного. регистра, а ды являются управляю образователя, и груп Кроме того, он 1,ельский и проектный институт по ко 11 плекснойнефтяной и химической промышленности стров сдвига и группу двоичных .сумма"торов 12.Недостаток данного преобразователясостоит в большом объеме аппаратуры,.связанном с наличием группы регистров,сдвига и группы двоичных сумматоров.Цель изобретения в . упрощение пре"образователя,Поставленная цель достигается тем,что преобразователь двоично-десятичного кода в двоичный, содержащий входной .регистр, коммутатор тетрад, информационные входы которого соединены с выходами входного регистра, ауправляющие входы являются управляющими входами преобразователя, и группуэлементов ИЛИ, содержит п) блоков.умножения, где п - число преобразуемых десятичных разрядов, первый ивторой счетчики-вычитатели, элементИ, элемент ИЛИ, входы которого соединены с выходами первого счетчика-вычитателя, а выход элемента ИЛИ соединен с первым входом элемента И, второй877523вход которого является тактовым входом преобразователя, а выход элемента И соединен со счетными входами.первого и второго счетчиков-вычитателей, причем информационные входымладших разрядов первого счетчика-вычитателя через группу элементов ИЛИсоединены с выходами (и)-х блоковумножения и с выходами четырех младших разрядов коммутатора младших информационные входы старших разрядовпервого счетчика-вычитателя соединеныс выходами старших разрядов (п 2)-огоблока умножения, информационные входы .второго счетчика-вычитателя соединеныс выходами (и)-ого блока умножения,На чертеже приведена блок-схематрехразрядного преобразователя,Преобразователь содержит входнойрегистр 1, коммутатор 2 тетрад длякаждого десятичного разряда (21, 2и 2 ф, блоки 3,1 и 3 2 умножения (на 1 Ои на 100) соответственно, группу элементов ИЛИ 4, первый 5 и второй 6 счетчики-вычитатели, элемент ИЛИ 7, элемент И 8, управляющие входы 9, 9 и9 преобразователя и тактовый вход 10преобразователя.Блоки умножения на 10 и на 100 построены по принципу шифратора.30Младший разряд не содержит блокаумножения, старший разряд содержитблок умножения на 1 О"Преобразователь работает следующимобразом.Двоично-десятичный код старшегоразряда по управляющему. сигналу навходе 9 с выхода входного регистра 1через коммутатор 2параплельно поступает на входы блока 3умножения, а с40его выхода в двоичном коде записывается через входы "параллельной записи"в счетчике-вычитателе 6 старших разрядов,Двоично-десятичный код среднего45разряда по управляющему сигналу навходе 9 с выхода входного регистра 1через. коммутатор 2 тетрад поступаетна входы блока 3 умножения, .а с.еговыхода,в двоичном коде .группируетсяпо "весам". в элементах ИЛИ 4,1-4 ивыдается через входы 1 параллельнойзаписи" ,двоичного счетчика-вычитате-ля 5Группировка по "весам" происходитследующим образом. Выходы младшего и 55среднего разрядов с 1 весом" 2 о подаются на .входы элемента ИЛИ 41 группы, авыход его соединяется,с первым входом 1 4"параллельной записи" счетчика-вычита -теля 5, имеющей "вес" 2 ф,Остальные "весовые" выходы младшего и среднего разрядов аналогично собраны на элементах ИЛИ 4-4 4 группы иих выходы поданы на входы "параллельной записи" счетчика-вычитателя 5,При появлении кода на выходе счетчика-вычитателя 5 элемент ИЛИ 7 формирует признак напичие информации", покоторому разрешается прохождение тактовой частоты через элемент И 8 и навход счетчика-вычитателя 5 и на входсчетчика-вычитателя 6 При этом всчетчике-вычитателе 5 происходит: вычитание находящегося там кода среднегоразряда, а в счетчике-вычитателе 6происходит сложение кода среднего разряда с кодом старшего разряда, записанным в нем заранее, Двоично-десятичный код младшего разряда по управляющему сигналу на входе 9 1 с выхода входного регистра 1 через коммутатор 2тетрад, груйпируясь по "весам" на элементах ИЛИ 41-44 группы, поступает навходы "параллельной записи" счетчика-.вычитателя 5 и аналогично коду среднего разряда в счетчике-вычитателе 6,суммируется с результатом суммы старшего и среднего разрядовЕсли необходимо увеличение разрядапреобразователя до четырех то нужнодобавить блок умножения на 1000, элементы ИЛИ, увеличить соответственноразряды счетчиков 5 и 6 и число входовэлемента,ИЛИ 7Таким образом,.за счет примененияблоков умножения на 10 и 100, счетчиков, элементов ИЛИ и элемента И вместоприменяемых в известном регистровсдвига, умножителей, полных сумматоровс переносом достигаетсясущественноеуменьшение аппаратных затрат.формула изобретенияПреобразователь двоично-.десятичного кода.в двоичный, содержащий входной регистр,.коммутатор. тетрад, информационные входы которого соединены .с выходами входного регистра, а управляющие входы являются управляющими входами преобразователяи группу элементов ИЛИ, о т л и ч а ю щ и й с я . тем, что, с.целью упрощения, он содержит (и) блоков умножения, где и - число преобразуемых десятичных разрядов, первый и второй .счетчики-вычитатели,. Проектная,Патент" г. Ужгоро илиал элемент И, элемент ИЛИ, входы которого соединены с выходами первого счетчика-вычитателя, а выход элемента ИЛИсоединен с первым входом элемента И,второй вход которого является тактовым входом преобразователя, а выходэлемента И соединен со счетными входами первого и второго счетчиков"вычитателей, причем информационные входымладших разрядов первого счетчика Овычитателя через группу элементов ИЛИсоединены с выходами (и)-х блоковумножения и с выходами четырех младших разрядов коммутатора тетрад, ин 1 6формационные входы старших разрядов первого счетчика-вычитателя соединены с выходами старших разрядов (п)-ого блока умномения, информационные входы второго счетчика-вычитателя соединены с выходами (п)-ого блока умножения,Источники информации, . принятые во внимание при экспертизе 1. Авторское свидетельство СССР В 548857, кл. 6 06 Г /02, 1974,2. Патент США У Зб 84878,кл. 235-155., опублик, 1975 (прототип).