Преобразователь двоичного кода с масштабированием

)м. к С 06 Р 5/О рнсоединением заявкиаееУАаратеевкы 1 квмите СССР вв делам иэабретение и атерыткЯпубликован Дата опубликования описания 0 7,12,) Авторизобретен(54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА С МАСШТАБИРОВАНИЕМ Изобретение относится к автомати- вивалентов преобразуемого кода, обе и вычислительной технике и может разуемых путем последовательного дебыть использовано при построении пре- .ления на две величины старшего эквиобразователей в устройствах вывода ин- валента и подаваемых на вход суммаформации. тора эквивалентов в соответствии сИзвестно устройство преобразованияналичием единиц и нулей в преобразуедвойчного кода в двоицно-десятичный мом двоичном коде.код с учетом коэффициента масштабиро- Недостаток указанного устройствавания 1 1, содержащее двоично-десятиц- состоит в низкой надежности, связанный сумматор, дешифратор, коммутатор, ной с тем, что при наличии нулей вдекадный счетчик переполнений, блокипреобразуемом коде к содержимому сумуправления поразрядного умножения. матора эквивалентов добавляется числоНедостаток данного устройства сос- нуль и в. относительно большом объеметоит в низком быстродействии и сложнос- аппаратуры,ти управления. Целью изобретения являются упрощНаиболее близким решением по техни- ние устроиства и повышение его на 15чческой сущности и достигаемому ре- дежностизультату является устройство для мас- Поставленная цель достигается тем,штабирования двоицного кода 21, со- что преобразователь двоичного кодадержащее распределитель импульсов,20с масштабированием содержащий расФсумматор эквивалентов, блок деления пределитель импульсов сумматор экна два и сдвиговый регистр, вивалентов, выходы которого являются.Работа этого устройства основана выходами устройства, блок деления нана последовательном суммировании эк- два, инФормационные входы которого е888105соединены с входами масштабной величины устройства, регистр сдвига, информационные входы которого являются информационными входами устройства, а управляющий вход регистра сдвига соединен с первым выходом распределителя импульсов, второй выход которого соеди нен с управляющим входом блока деления на два, первая группа информационных входов сумматора является входом о минимального значения масштабной величины устройства, дополнительно содержит элемент И, первый вход которого соединен с выходом регистра сдвига, второй вход соединен с третьим выходом распределителя импульсов, а выход элемента И соединен с управляющим входом сумматора эквивалентов, вторая группа информационных входов которого соединена с выходами блока деления20 на два.Блок-схема преобразователя с масштабированием двоичного кода приведена на чертеже.Преобразователь содержит регистр 125 сдвига, распределитель 2 импульсов, элемент И 3, блок 4 деления на два, сумматор 5 эквивалентов. Преобразователь содержит двоичный регистр 1 сдвига, анализирующий состояние разрядов преобразуемого двоичного кода посредством его сдвига в сторону старшего разряда, информационные входы которого подключены к входам преобразователя, распределитель2 импульсов, осуществляющий формирование управляющих сигналов, первый и второй выходы которого соединены соответственно с управляющими входами регистра 1 сдвига (сдвиговый вход) и блока 4 деления на два, образующего эквивалентные значения весов преобразуемого кода в выбранной системе счисления, информационные входы которого подключены к входам масштабной величины преобразователя, а выходы - к второй группе информационных входов сумматора 5 эквивалентов, первые информационные входы которого подключены к входам задания минималь О ного значения масштабной величины, выход старшего разряда регистра 1 и третий выход распределителя 2 соединены с соответствующими входами элемента И 3, выход которого соединен 55 с управляющим входом (вход записи) сумматора 5, выходы которого соединены с выходами устоойства. 4Преобразователь работает следующим образом.В регистр 1 вводится преобразуемое двоичное число А, а в блок 4 - эквивалентное значение веса старшего разряда преобразуемого кода в выбранной системе счисления НМ К-й , При наМОКС минличии единицы в старшем разряде. преобразуемого кода содержимое блока 4 заносится в сумматор 5 посредством управляющего импульса, вырабатываемого распределителем 2 и поступающего на управляющий вход сумматора 5 через элемент И 3. После этого распределитель 2 вырабатывает импульсы для регистра 1 и блока. При наличии нуля в следующем разряде преобразуемого кода его эквивалент, содержащийся в блоке 4, в сумматор 5 не заносится, так как управляющий импульс с распределителя 2 на управляющий вход сумматора 5 через элемент И 3 не пройдет, Процесс, аналогичный описанному, повторяется до тех пор, пока не будет проанализирован младший разряд преобразуемого кода, Содержимое сумматора 5 в виде преобразованного кода й подается на выход преобразователя, Предусмотрена возможность масштабирования для шкал с ненулевым началом отсчета - для этого на вход сумматора 5 подается код 1 мийИспользование преобразователя позволит повысить коэффициент использования оборудования и надежность с сохранением, высокого быстродействия.Формула изобретенияПреобразователь двоичного кода с масштабированием, содержащий распределитель импульсов, сумматор эквивалентов, выходы которого являются выходами преобразователя, блок деления на два, информационные входы которого соединены с входами масштабной величины преобразователя, регистр сдвига, информационные входы которого являются информационными входами преобразователя, а управляющий вход регистра сдвига соединен с первым выходом распределителя импульсов, второй выход которого соединен с управляющим входом блока деления на два, первая группа информационных входов сумматора является входом минимального значения масштабной величины преобразователя, о т л и ч а ю щ и й с я тем, что, с целью упрощения преобразователя и888105 ни Ймакс "Инин Арщавскийка СоставительТехред Т. Мат орректор М. П дактор Г о Тираж 748 По ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/725/13 дписное За ал ППП "Патент", г. Ужгород, ул. Проектная, 4 повышения его надежности, он содержитэлемент И, первый вход которого соединен с выходом регистра сдвига, второй вход соединен с третьим выходомраспределителя импульсов, а выход элемента И соединен с управляющим входом сумматора эквивалентов, втораягруппа информационных входов которого соединена с выходами блока деленияна два. Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРИ 503234, кл. С 06 Р 5/02, 1973. 2, Авторское свидетельство СССР11 521563, кл. С 06 Г 5/02, 1973 (про 1 в тотип).