Преобразователь двоично-десятичного кода в двоичный

(23) Приоритет Опубл икова СССР о делам кзабретекий к аткрыткйата опубликования описания 0 7.12.81 Евдокимов, И, Ф. Зубенко, Ю, А. Плющ и А. П. Стек(54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНО-ДЕСЯТИЧНОГО КВ ДВОИЧНЫЙ втомати ке может быт Изобретение относится к аи вычислительной технике и ьиспользовано при построении двоичнодесятичных преобразователей.Известен преобразователь двоичнодесятичных чисел в двоичные 1 1, содержащий двоичные полные сумматоры,включенные последовательно по нарастанию двоичных разрядов,Недостаток известного устройствасостоит в большом обьеме аппаратуры.Наиболее близким решением по технической сущности и достигаемому результату к изобретению является преобразователь двоично-десятичного кода в двоичный 21, содержащий блоксуммирования, выполненный на многовходовых одноразрядных сумматорах, ин.формационные выходы которых являютсяразрядными выходами преобразователя,а выход переноса 1-го многовходовогоодноразрядного сулматора (1=1- (и) ),где и - число разрядов двоичного кода, соединен с входом переноса (1+1)го м дного су ):1+4) - г зователя многовхо го однораэ го разряда ряда преоб н с входам дных сумма сами едини редставлен ово атора, вход )десятичного р (Е=1+3) соеди орое в соных эначея числа довых однораэря ответствии с ве НИй ДВОИЧНОГО П 2) .10ного преобразоват ельно большой сло Недостаток д стоит в относ 1 О ности ои с го б и слом слыл яза в сумм Целью ние пр о аппа ПостаУОщ зоб вляются упр и уменьшени етени раэовате щ е затра тур енн цель достигается тель двоично-деся ичный, содержащий ыполненный на мно азо что прео но го код суммиров торах, инфорявляются разователя, а ных сум овых одноразационные вых 20 ы которых преобра рядными выхода выход переноса одноразрядного8104 88 4разом, чтобы избыток над значением десятичного числа также был равен весу двоичного разряда. Например, десятичный вес 1000 заменяется на 1024+8= =1000+32, Гашение избыточных чисел, введенных в суммирующий блок, осуществляется путем прибавления константы, вызывающей переполнение суммирующего блокаРаботу устройства проиллюстрируемна следующем примереПри поступлении на входы десятичного числа 1000, представленного в двоицно-десятичном коде, на левый вход четвертой декады подается значение, равное 1. Левый вход четвертой декады соединен с входами многовходовых одноразрядных сумматоров 7 с номерами 1=4 и 111, а также с одним из входов блока элементов НЕ 9, вход которого соединен с многовходовым одноразрядным сумматором с номером 1=6. 25 30 55 40 50 где и - число разрядов двоичного кода, соединен с входом переноса (1+1)- го многовходового одноразрядного сумматора, вход )-го разряда (=1+4)-го десятичного разряда преобразователя (к=1+3) соединен с входами многовходовых одноразрядных сумматоров, в соответствии с весами единичных значений двоичного представления числа 21-".10 " ", дополнительно содержит группу элементов НЕ, входы которых соединены соответственно с входами о-го десятичного разряда преобразова- теля (31 в), где щ - число десятичных разрядов преобразователя, 1-й вход о-го десятичного разряда преобразователя соединен с входом щ-го многовходового одноразрядного сумматора (в=31 оу 10 Г +1+1) и входами многовходовых одноразрядных сумматоров в соответствии с единичными значениями р младших разрядов двоичного представления числа 23 10 (где р "лномер старшего нулевого разряда), выход -го элемента НЕ 4-го десятичного разряда группы соединен с входом мн о го входо во го однор аз рядно го сумматора, в соответствии с весом (р+1)-го разряда двоичного представления числа 210 ", дополнительный вход введения константы преобразователя соединен с входом многовходового одноразрядного сумматора в соответствии с весом (р+1)-го разряда двоичного представления числа 10 Ъ и с входами многовходовых одноразрядных сумматоров, с весами, большими веса (р+1)-го разряда, кроме многовходовых одноразрядных сумматоров, подключенных входами к выходам элементов НЕ группы.На чертеже представлена блок-схема предлагаемого устройства на примере преобразования четырехраэрядного двоично-десятичного числа.Преобразователь содержит входы 1-4, разделенные по тетрадам, соответствующим разрядам десятичного числа, причем нулевым входам соответствуют ве,- са 1, 10, 100, 1000, суммирующий блок 5, информационные выходы 6 преобразователя, многовходовые одноразрядные сумматоры 7, группу элементов НЕ 8 и дополнительный вход 9 введения константы.Алгоритм преобразования основан на замене десятичных весов, начиная с четвертой тетрады ближайшими большими значениями двоичных разрядов, причем последние дополняются таким об. В рассматриваемом случае на входы блока суммирования поступают следующие коды:константа, поступающая с дополнительного входа 9 и равна:С = 11111000100000,а - код, поступающий с входом 1-4устройства и равный:а = 0001 00 ОООО 1000;Ь - код, поступающий с выхода группы элементов НЕ 8 и равныйЬ = 00000111000000. Результат на выходах 6 преобразователя равен сумме перечисленных выше кодов беэ учета переноса со старшего разрядаС + а + Ь = 11111000100000+ 0001000000100000000111000000 0000111110 1000,который представляет входное число1000 в двоичной системе счисления.4 исло, добавляемое к значению старшего двоичного разряда, равно младшим разрядам двоичного представлениявеса десятичного разряда. Причем этагруппа разрядов ограничивается разрядом, имеющим нулевое значение в старшей группе разрядов. Действительно,для того чтобы получить число 1032 изчисла 10001111101000 - 100032ее10000001000 10328881Необходимо вызвать переполнение при сложении. Для этого необходимо прибавить единицу в разряд, содержащий младшую единицу в группе, состоящую из одних единиц. Младшая группа разрядов числа 1000 и 1032 совпадает.Квадратом выделен разряд, ограничивающий младшую группу разрядов.Использование группы элементов НЕ и новых связей между компонентами вы О годно отличает предлагаемое устройство от указанного прототипа, так как позволяет сократить общие аппаратурные затраты. Для приведенной на чертеже схеме устройства, предназна ченного в качестве примера, для преобразования - четырехразрядного двоицно-десятичного числа в. двоичный код количество входов для многовходовых одноразрядных сумматоров сократилось. 2 а Так, например, в многовходовом одноразрядном сумматоре с номером 1=11 по схеме прототипа необходимо, без учета количества входов для организа. ции многоуровневого переноса с много входового одноразрядного сумматора с номером 1=10, четыре входа. В предлагаемом устройстве, как видно из схемы, задействовано всего два входа. Аналогично, в схеме прототипа дпя 30 многовходового одноразрядного сумматора с номером 1=9 необходимо шесть входов, а в предла гаемом устрой ст ве задействовано три входа, Общая экономия коли чест ва входо в в предла гаемом устройстве без учета многоуровневого переноса составляет шесть входов,формула изобретения40Преобразователь двоично-десятичного кода в двоичный, содержащий блок суммирования, выполненный на многовходовых одноразрядных сумматорах, ин-формационные выходы которых являются разрядными выходами преобразователя, а выход переноса 1-го многовходового одноразрядного сумматора (1=1 (п, . где и - число разрядов двоичного кода 04 Ьсоединен с входом переноса (1+1)-го многовходового одноразрядного сумматора, вход 1 - го разряда (1=1+4) 1, - го десятичного разряда преобразователя,(к=1-;3) соединен с входами многовходовых одноразрядных сумматоров в соответствии с весами единичных значенИй двоичного представления числа 231 10", отличающийся тем, что, с целью упрощения преобразователя и уменьшения его аппаратурных затрат, он содержит группу элементов НЕ, входы которых соединены соответственно с входами о-го десяти цно го разряда преобразователя (3 с в) где щ - число десятичных разрядов преобразователя, 1 -й вход о- го десятичного разряда преобразователя соединен с входом в-го многовходового одноразрядного сумматора (а= 11 оц 210 " +1+1 ) и входамимно говходо вых одноразрядных сумматоров, в соответствии с единичными значениями р младших разрядов двоичного представления числа 23-" 10" (где р - номер стаьшего нулевого разряда), выход 1-го элемента НЕ ц-го десятичного разряда группы соединен. с входом многовходового одноразрядного сумматора в соответствии с весом (р+1)-го разряда двоичного представления числа 2 " 10 ., дополнительный вход введения константы преобразователя соединен с входом многовходового одноразрядного сумматора в соответствии с весом (р+1)-го разряда двоичного представления числа 10 т-" и с входами многовходовых одноразрядных суммато" ров с весами, большими веса (р+1)-го разряда, кроме многовходовых одноразрядных сумматоров, подключенных входами к выходам элементов НЕ группы. Источники информации,принятые во внимание при экспертизе 1. Патент США й 3705299,кл. 235-155, опублик. 1975. 2, Авторское свидетельство СССР й 451991, кл. 0 06 Г 5/02 1973 (прототип).