G06F 5/02 — G06F 5/02

Номер патента: 742921

Опубликовано: 25.06.1980

Авторы: Рейхенберг, Шевченко

МПК: G06F 5/02

Метки: двоичного, двоичнодесятичный, код

...для унрощения таблицы в виде столбика, Первые две цифры=0,1) представляют сотни градусов, четыре следующие цифры=2-5) представляют десятки градусов, четыре следующие цифры ( =43-9) представляют единицы градусов, четыре спев Дующие цифры=1013) представляют десятки минут, четыре следующие цифры (,) 14-17) представляют единицы минут Твбв нив 1,а 0,000 001 111 010 100 010 100 а 0,000 001 111 010 100 11 0,000. ОО 010 1.1 100 О 1 О, 1001,001 7 0,000 000 101 000 101 001 0,000 ООО 101 000 111 111 О О 8 О,ООО ООО 10 . ООО 10 1 001 0,000 ООО .00 000 1 10 ОО 1 О 1 О 0,000 ООО 000 111 .Г 1 000 0,000 000 010 000 011 000 О О 10 О,ООЗЭ 000 000 11 1 000 О,ООО ООО 001 000 ОО 1 .00 О О 11 .О,ООО ООО ООО 111 11 000 0,000 ООО 000 100 ООО 110 0 0,1001...

Номер патента: 742922

Опубликовано: 25.06.1980

Автор: Омельченко

МПК: G06F 5/02

Метки: двоичный, десятичного, код, кода, преобразование

...двоичньех эквивалентов десятичных чисел соединены с соответстезуеоеееими выходами регистра числа,На чертеже представлена блок-схемапредлагаемого устройства.Устройство содержит регистр 1 числа, 45блок 2 хранения двоичных эквивалентовдесятичных чисел, формирователи 3-1,3-2 еов 3 И ДВОичных эквивйлееетов десятич-.нь 1 х чисел, одноразрядные двоичные сумматоры 4-1, 4-24- (е 1 -1) сдвигсвый регистр 5.Преобразование осуществляется путе модновременного суммирования двоичныхэквивалентод считываемых тетрад двоичнс десятичного когла и осуществляется в усоответствии сс следующим аегоритмом1=КА = ГЗТ,ЕЕгде Л - преобразоваепеое двоичное чис 2ло;9. - двоичный эквивалент вида 10;1Т - тетрада двоично-десятичного1числа.Устройство работает следующим...

Номер патента: 742923

Опубликовано: 25.06.1980

Автор: Кабанов

МПК: G06F 5/02

Метки: двоично-десятичный, двоичного, код, кода

...значение второго разряда равно значеЕГцю нулевого разряда образующейся разности, значение третьего50 разряда равно значению первого разрядаабразующейсл разности и т.,д,Результатом вычитания будет чиспо,и еюее в)п(а" - 1)з ") йс =А-15 5 И. - Оезудьтет в).: - :итания;е-и е - частное от деления исходно. 0 чис 1 а 1 а десятьЙ - статок от падения на пятьУМЕ Е 1 ЬШЕ ННОГО ЭДВОЕ ИСХОДНОГа ЧИСЛЗХСдвинув его на опии разряд вправо,вычитают из него двоичное число, первыйи нулевой разряды которого - нули, второй - нулевой разряд образующейся разности, третий - первый разряд образующейся разности и т,д,Заем 00000 меньш яитаемое 0 азностьод 1001 - ест ю рави являкхцего следствием теоремы Форма и свойств сравнений.Второе слагаемое представляет собой...

Номер патента: 742924

Опубликовано: 25.06.1980

Авторы: Борисова, Золотовский, Коробков, Прокопенко

МПК: G06F 5/02

Метки: двоично-десятичных, двоичные, чисел

...на трехразрчдный регистр 7 сдвига, на синхровход с которого непрерывно следуют спвигающие тактовые импульсы (ТИ). Однако информация снимаемая с выходов регистра 7, заблокирована от дальнейшего прохождения на входы сумматора отсутствием тетрады и нулевым состоянием одновибратора 9. Кроме того, и на выходах регистра 8 нули, С подачей первой (старшей) тетрады на вход одновибратора 9 поступает потегдиал "подачаФормула изобретения4 Ц Преобразователь двоично-десятичных чисел в двоичные, содержащий регистр сдвига, сумматор, первый элемент И-ИЛИ, алемент задержки, вход которого соединен с выходом переноса сумматора, выход суммы сумматора соединен со входом сдвигового регистра, выход юторого соединен с первым входом первого элемента И-ИЛИ,...

Номер патента: 744545

Опубликовано: 30.06.1980

Автор: Гингис

МПК: G06F 5/02

Метки: двоично-десятичный, двоичного, код, кода

...двоичного кода угла в двоичнодесятичный код градусов и долей градуса с допустимой погрешностью .преобразования 0,01Цена каждого счетного импульса, поступающего на вход двоичного счетчика 3, равна весу единицы младшего разряда двоичного счетчика, т.е.ЪЬО/2 = Ор 0054931640625Цена каждого счетного импульса, поступающего на вход двоично-десятичного счетчика 7, определяется схемой последнего и равняется весу единицы младшего разряда выходного счетчика, т.е. 0,005; максимально преобразуемое значение угла, соответствующее максимальному двоичному числу - 359,994506835975 . Отношение весов единиц младших разрядов входного и выходного счетчиков 1,0986328125 и отношение коэффициентов делителей должно находитьсяв интервалЕ...

Номер патента: 744546

Опубликовано: 30.06.1980

Авторы: Гупалов, Павлов, Подборнов

МПК: G06F 5/02

Метки: двоично-десятичный, двоичного, код, кода

...3, выходы 4 и 5 сброса и- сдвига (соответственно), вход б младшего разряда двоична-десятичногонакапливающего сумматора, управляющие входы 7,.блок 8 управления, шину 9 суммирования, шины 10 и 11 начала и конца преобразования (соответственно).Структурная схема блока управления (фиг. 2) состоит из схемы 12Формирования тактовых импульсов,двоичного счетчика 13 на щ состояний (щ - число необходимых для поеобразования сдвигов), схемы 14 син"хронизации запуска преобразователя, З 5схемы 15 совпадения, шины 16 разрешения сдвига, схемы 17 Формирования.Конец преобразования, шийы 18тактовых импульсов, гечератора 19 тактовых импульсов. 40ПреобразоватеЛь работает следующим образом.По сигналу Чачало преобразования (шина 10) схема 14...

Номер патента: 744547

Опубликовано: 30.06.1980

Авторы: Климченко, Лавренов, Медведь, Першакова, Сосницкий

МПК: G06F 5/02

Метки: дешифратор

...9 конца дешифрации, группу 10 элементов И, группу11 двоичнЫх счетчиков.,Устройство работает следующимобразом.В двоичный счетчик 3 записывается п-разрядное дешифрованное двоичное число последовательно, поразрядно, начиная со старшего разряда, Висходном состоянии первый элемент И 402 открыт, второй элемент И 5 закрыт,третий элемент И 6 закоыт.Импульсная последовательность совхода через элемент И 2 поступаетна счетный вход двоичного счетчика 3и через входной распределитель 1 импульсбв на регистр и-го разряда регистра группы 8. Начинают заполняться двоичный счетчик 3 и регистр и-горазряда регистра группы 8, В исходномсостоянии элемент И 9 конца дешифрации открыт и на выходе его есть управляющий сигнал, который закрывает элемент И 6. При...

Номер патента: 744548

Опубликовано: 30.06.1980

Авторы: Дивин, Емельянов, Корнилов

МПК: G06F 5/02

Метки: кодов

...кода и в каждом цикле по 24 тактовых импульса, а также устанавливаются в нулевое состояние регистры5, б, 7 и 10,. Во время 1-го и 2-готактовых импульсов первого циклараспределителя импульсов опрашивается двоичный разряд регистра 3 с ве=сом 2 Формирователем 2. Одновременновыходы формирователя подключаютсячерез шины слагаемого,А на входы Асумматора 1, на входы В, через шиныслагаемого 9, подключаются выходырегистра 10 и .на дополнительный входР его подключается дополнительныйвыход Р блока 8. Таким образом, навыходе формирОвателя образуется дво-,ичный 4-х разрядный код (слагаемоеА ) для случая преобразования 30-тиразрядного двоичного кода, равный значению разряда с весом 2", Формирователь выполняет Функцию преобразовани я однов...

Номер патента: 744549

Опубликовано: 30.06.1980

Авторы: Альзамарова, Амербаев, Бородин, Петухов

МПК: G06F 5/02

Метки: классов, код, кода, остаточных, позиционный, системы

...схема предлагаемого устрбиства:Устройство содержит группу входных регистров 1 остатков числа поформула изобретения комплексным основаниям, группы вход-,ных регистров 2 остатков числа покомплексно-сопряженным основаниям,группы сумматоров 3 действительнойчасти, соответствующие каждому модулю оснований, содержащие сумматоры4 модульной суммы, сумматоры 5 модульного произведения действительнойчасти, сумматоры б составного произведения действительной части; сумматор 7 позиционного кода действительОной части, выходной регистр 8 действительной части, блоки 9 сумматоровмнимой части, соответствующие каждому модулю оснований, содержащиесумматоры 10 модульной разности,сумматоры 11 модульного произведениямнимой части, сумматоры 12...

Номер патента: 746496

Опубликовано: 05.07.1980

Авторы: Иванов, Пономарев

МПК: G06F 5/02

Метки: двоично-десятичных, двоичные, чисел

...сумматора 4 является выходом переноса (он имеет вес 2 ) . Сумматор 5 по модулю два является четырехразрядным. Он имеет 4 пары для подачи двух четырехраэрядных чисел. Устррйство имеет один общий накопителй б. результата двоичного эквивалента преобразуемого числа и генератор серий импульсов 7, который Формирует для преобразования одного числа серию, количество импульсов в котоО рой равно половине максимального количества разрядов в двоичном эквиваленте преобразуемого числа, Если количество разрядов нечетно, его необходимо увеличить на единицу. Входные Я клеммы 8 и 9 каждого блока коррекции соединены с выходными клеммами 10 и 11 предыдущего блока коррекции. Выходные клеммы 10 и 11 последнего блока коррекции, подключенного к тетраде с...

Номер патента: 746497

Опубликовано: 05.07.1980

Авторы: Журавлев, Кабанов

МПК: G06F 5/02

Метки: «12222», двоично-десятичного, код, кода, унитарный

...регистр 1,состоящий из триггеров, группу элементов ИЛИ 2, группу элементов И 3,группу элементов НЕ 4, первый и второй элементы ИЛИ 5 и б, первый элемент задержки 7, третий и четвертыйэлементы ИЛИ 8 и 9, второй элементзадержки 10, пятый элемент ИЛИ 11,Устройство работает следующимобразом.Если в триггер 1, соответствующийразряду входного регистра с весом1, записана 1, то при поступлении первого импульса опроса на 40второй вход элемента И соответствуюцегб разряда на выходе преобразователя формируется одиночный импульс(выход элемента ИЛИ 8), При этом второй элемент И 3 группы по третьемувходу закрыт на время действия такто-вого импульса опроса сигналом с первого элемента НЕ 4 группы, Импульс,сформированный на выходе первого элемента И 3...

Номер патента: 746498

Опубликовано: 05.07.1980

Авторы: Давидюк, Жарова

МПК: G06F 5/02

Метки: двоично-десятичный, двоичного, код, кода, масштабированием

...разрешающий потенциал поступает на первый вход элемента И 15, на второй вход которого по ши- . не 3 поступают синхронизирующие сигналы. С выхода элемента И 15 сигналы поступают в управляемый делитель частоты 7 и на счетный вход двоичного счетчика 16. Двоичныйкод, образуемый на выходе счетчика 16, поступает на первую группу входов схем сравнения 17, на вторую группу входов которой поступает код множителя из регистра 18 кода множителя, подключенного к входным шинам б множи-теля.При совпадении кодов, поступающих из счетчика 16 и регистра 18, схема сравнения 17 вырабатывает сигнал совпадения, обнуляющий счетчик 16 и триггер 14, обнуливание которого эапре" щает прохождение синхросигналов;через элемент И 15. При этом число импульсов"при...

Номер патента: 748407

Опубликовано: 15.07.1980

Авторы: Мингалеев, Пластун, Филькин

МПК: G06F 5/02

Метки: дешифратор, кода, троичного

...), при этом на оди )( пресдвузначныхтабл, 2.Т а и ц ходногодная шина О 1 1 4 7 3 748Сушность предложенного изобретенияпоясняется при помощи фиг. 1 и фиг. 2,на которых изображены соответственноблок-схема предложенного дешифратора ивремя-импульсная диаграмма его работы. ной из вьходньх шин Г, - : 4 дешифратора (на выходах элементов 5-8) появляется сигнал положительной или отрицательной полярности, однозначно соответствующий входной комбинации сигналов,При подаче троичного кода на входы Х 1и Х дешифратора 1" представляетсясигйалом положительной полярности, "1"сигналом отрицательной полярности, афО" - отсутствйем сигнала.Система тактового питания схемыдешифратора - трехфазная; при этом входная кодовая комбинация сигналов на входах Х и Х...

Номер патента: 750477

Опубликовано: 23.07.1980

Авторы: Мингалеев, Пластун

МПК: G06F 5/02

Метки: двоичного, код, кода, троичный

...элемента соединен со входами положительного и отрицательного сигналов седьмого 7 троичного элемента.На входные шины Х - Х преобразователя подаются кодовые комбинации в двоичной форме (по шине Х 1 с естественным весом 2, по шине Х - 2, по Шине Х - 2 ),о 2 при этом на выходйых шинах Г 1 и Р преобразователя (на выходах элементов 6 и 7) появляются кодовые комбинации в троичной форме (по шине Р 1 с естественным весом 3, по шине Г - 3 ), однозначно соответствующие входной комбинации сигналов. При подаче двоичного кода на шину Х преобразователя "1 представляется сигналом положительной полярности, а "О - отсутствием сигнала. При подаче двоичного кода на шины Х 2 и Хд преобразователя1" представляется сигналом положительной полярности, а "О"...

Номер патента: 750478

Опубликовано: 23.07.1980

Автор: Омельченко

МПК: G06F 5/02

Метки: двоичнодесятичных, двоичные, целых, чисел

...регистра 13 сдвига, первый, второй и третий выходы которого выдают информацию, смещенную на шесть, пять и двепозиции, и соответственно соединены с вторыми входами второго 4, первого 3 и пятого 7 элементов И, Третий выход блока 2управления соединен с первым входом блока 15 памяти, второй вход которого соединенс выходом коммутатора 16, обеспечивающегочтение необходимого двоичного эквивалента.Вход коммутатора 16 соединен с выходнымишинами 17, обеспечивающими поступлениеочередной пары преобразующих тетрад,Преобразование производится по схемеГорнера в соответствии со следующим выражением:А = Э 100100 + Э)1100100 +++ Э;+ ) 1100100 + Э,где А - искомое двоичное число;Э- двоичный эквивалент преобразуемой пары тетрад;- число пар тетрад,...

Номер патента: 750479

Опубликовано: 23.07.1980

Авторы: Мингалеев, Пластун, Филькин

МПК: G06F 5/02

Метки: кода, троичного, шифратор

...Третий вход шифратора Х соединен со вторым входом троичного логического элемента 2. Четвертый вход шифратора Хсоединен с первыми входами первого 1 и четвертого 4 троичных логических элементов. Истый вход шифратора Х соединен с четвертым входом перво 1 о 1 и с третьим входом второго 2 троичных логнческнх элементов. Шестой вход шифратора Хсоединен с четвертым входом троич 4 О ного логического элемента 2, С вход шяфратора Х 7 соединен со входом первого 1 и с четвертым четвертого 4 троичных логическ ментов. Восьмой вход шифратора 45 динен с четвертым входом троичн гнческого элемента 3. Выход эл 1 соединен со вторым и третьим ми элемента 3, а выход элемент дннен с третьим и четвертым вх50479 6Аналогично, в соответствии с фиг. 1,фиг. 2 и...

Номер патента: 752323

Опубликовано: 30.07.1980

Авторы: Омельченко, Станишевский

МПК: G06F 5/02

Метки: двоично-десятичной, двоичную, дроби, дробь

...с поступившей тетрадой врегистре 9 адреса устанавливается адреснеобходимого двоичного эквивалента, поступающего из запоминающего устройства11. Допустим, что преобразуется тетра-да двоично-десятичного числа Т Тог-.да параллельный накапливающий сумматор17 хранит результат преобразования младших тетрад, В первом такте на регистр 6тертады поступает тетрада Т, . Парал- ФОлельный накапливающий сумматор 17 производит сдвиг на две позиции в сторонустарших разрядов хранящейся в нем информации. Из запоминающего устройства 3.811 поступает двоичный эквивалент вида2 (10)Во втором такте распределитель 10импульсов анализирует состояние первогои второго разряда регистра 6 тетрады ивырабатывает сигналы, управляющие иередачей выбранного двоичного...

Номер патента: 752324

Опубликовано: 30.07.1980

Авторы: Венедиктова, Подколзин, Подкользина

МПК: G06F 5/02

Метки: двоичного, десятичный, код, кода, последовательного, преобразования

...подается управляющий потенциална время преобразования), либо преобразование двоичного кода в проценты (приэтом на вход 15 подается управляющий 20потенциал на время преобразования).Преобразование двоичного кода в проценты осуществляется с использованиемдля представления двоичных разрядов десятичных процентных эквивалентоввыраженных с определенной точностью. Такпри точности 0,1% между двоичными разрядами и их десятичными процентными эквивалентами существует следующая зависимость Зо2 =50% 2 = 16%2 = 25% 2 .=-08%2 п 2 12 ) % 2 п04 %и Э 6 о с) 2 О В 0 2 Оl2 п3 1 ог и 90 1 о,Преобразование десяти шых процентных эквивалентов осуществляется в устройстве с использованием для представления десятичных разрядов лвоично-десятичного кода 22221 -...

Номер патента: 763885

Опубликовано: 15.09.1980

Авторы: Воробьев, Воробьева, Рыбин

МПК: G06F 5/02

Метки: кодов

...код. Следовательно, при таком преобразовании 40на шину 26 младшей тетрады преобразователя должен быть подан сигнал,соответствующий логической единице,а на эти же шины всех последующихтетрад преобразователя должен быть 45подан сигнал, соответствующий логическому нулю, т.е. Я = 1, а Р, = О,где к = 2, 3, 4,.. При преобразовании в двоично-десятичный код позиционного двоичного кода необходиъ50мо, чтобы Ч = 0 для всех к = 1, 2,3, 4,Пусть подлежащая преобразованию в двоично-десятичный код "8, 4, 2, 1" комбинация кода Грея следующая:10110111, что соответствует двоичнопозиционному коду 11011010. Десятичным эквивалентом этого кОда является число 218, двоично-десятичное представление которого 0010, 0001, 60 1000Исходное сотояние...

Номер патента: 763886

Опубликовано: 15.09.1980

Авторы: Амербаев, Евстигнеев, Ицкович

МПК: G06F 5/02

Метки: дешифратор, классов, кодов, остаточных, системе

...соответствуют прошивки входных обмоток в положительном направлении, знакам входной матрицы связи в дешифраторе соответствуют прошивки входных обмоток в отрицательном направлении, В качестве выходной матрицы связи принята транспонированная матрица кода СОК И порядка ЯхЯ=19 х 12, записанная в виде единиц и нулей. Символу 1 выходной матрицы связи соответствует наличие прошивки на соответствующем трансформаторе, символу 0 - отсутствие прошивки. Матрица Ь имеет вид 100 100 100 100 010 010 010 010 001 001 001 001 100 010 001 000 010 001 000 100 001 000 100 010 000 100 010 001 100 001 000 010 010 000 100 001 001 000 010 000 ООО 100 001 ООО ООО 010 000 100 100 000 010 000 010 000 001 000 001 000 000 100 000 100 000 010 000 010 ООО 001 000 001...

Номер патента: 763887

Опубликовано: 15.09.1980

Автор: Соболь

МПК: G06F 5/02

Метки: двоичные, десятичных, чисел, числа

...3 переключателей, сумматор 4,элемент 5 задержки и группу разделительных диодов 6,Двоичный счетчик 1 содержит тритриггера (на чертеже не показаны),дешифратор 2 (семь трехвходовых элементов И) и блок 3 переключателей,клеммы которых соответственно одинаковым десятичным цифрам, эапараллелены.Преобразователь работает следующим образом,На вход 7 устройства подаетсясигнал "Начало преобразования", Этимсигналом устанавливается в "0" сумматор 4Через определенное время,устанавливаемое элементом 5 задерж-,ки, подается импульс на счетный вход8 двоичного счетчика 1 и одновременно на все входы блока 3 переключателей. Этот первый импульс через соответствующие замкнутые клеммы переключателей поступает по соответствующим цепям в сумматор 4, где...

Номер патента: 767749

Опубликовано: 30.09.1980

Авторы: Бердышев, Козьмина

МПК: G06F 5/02

Метки: двоично-десятично, двоичного, код, кода, шестидесятиричный

...на единицу. На входы сумматора 17 поступает прямой код уменьшаемого с выхода сумматора 14 и обратный код вычитаемого с выхода элемента НЕ 23, на вход которого он подается с выхода сумматора 16. Добавление единицы к обратномункоду вычитаемого осуществляется подачеи единичного потенциала на вход переноса сумматора 17 с выхода элемента НЕ 25, инвертирующего выходной сигнал элемента 22 памяти, перенос на вход которого посту пает с выхода сумматора 17 через элементНЕ 24. Через время, необходимое для формирования младшего разряда алгебраической суммы, производится сдвиг содержимого регистра 1 сдвига и реверсивного регистра 3 45сдвига на 1 разряд вправо. При этом младший разряд суммы переписывается в реверсивный регистр 3 сдвига, а в...

Номер патента: 767750

Опубликовано: 30.09.1980

Автор: Косинов

МПК: G06F 5/02

Метки: двоично-десятичный, двоичного, код, кода, масштабированный

...1преобразуете в двоично-десятичный масштабированный код преобразуемого7750 бпреобразователя, которое может бытьопределено по следующей формуле:+ ИР+ОРя+ "+Р"ф 49 Р),5 где 1 пР - время преобразования;первое слагаемое - длительность первого этапа преобразования, второе слагае-мое - длительность второго этапа преобразования;ЯОх, - длительность периода импульсов тактового генератора;б, - количество "пакетов", содержащих- импульсов;б - "пакет" изимпульсов, поступающих по одному из выхоцов распределителя 5 импульсов;.кода и количеством двоично-десятичныхсчетчиков (М) с учетом (1"И%И),За один цикл распределителя 5 импульсов в результате двух этапов преобразования в Мй цвоично-десятичных счетчиках 8 сформируется искомый двоично-десятич ный...

Номер патента: 769529

Опубликовано: 07.10.1980

Автор: Случанко

МПК: G06F 5/02

Метки: кодов, табличных

...Информационные входы первого 5 и второго 6дешифраторов связаны с информационными выходами коммутаторов 2 и 3, а информационные выходы - со входами блока элементов И 7, ныход которогосвязан со входом блока управления 4.Вход генератора импульсов 8 связанс выходом блока управления 4, а выход - со счетным входом счетчика 1.Выход переполнения счетчика 1 связанс входом блока управления 4, а егоуправляющий выход - со нходом начальной установки счетчика 1.Преобразователь работает следующим образом,При поступлениИ. преобразуемого кода на первую группу информационныхвходов коммутатора 2 блок управления4 устанавливает счетчик 1 в исходноесостояние, выдает на коммутатор 2 управляющий сигнал, разрешающий поступление входной информации с первойгруппы...

Номер патента: 771659

Опубликовано: 15.10.1980

Авторы: Королева, Шурмухин

МПК: G06F 5/02

Метки: двоично-десятичный, двоичного, кода

...двоичного числа в величину, кратную10, где в - номер яруса, в котором разме.щен сумматор, Образующиеся при этом остатки имеют значения, равные весам следующихза старшим разрядов двоичного кода,ФСумматор 2, осуществляет следующие преобразования, представленные в табл. 2.771659 Габлица 2 Сочетания разрядов навходах сумматора 2,640 + 256 = 2102 а 640 Ф 128 = 2 102" 640 = 2 10 256 + 128 = 2 + 2 128 = 2 128 256 2 в 256 256128 - 128 = 2 а + 2 т + 2 т 512 Выходной сигнал сумматора по модулю десять 2 кратный 10, поступает на сумматорИпо модулю десять 2, второго яруса, а образующиеся остатки поступают на входы суммато 7, ра 2, первого яруса, На вход сумматора 2 по- ступает также последующий седьмой .разряд пре.образуемого числа. На...

Номер патента: 771660

Опубликовано: 15.10.1980

Авторы: Авдеев, Белокрылов, Бондаренко, Максименко

МПК: G06F 5/02

Метки: двоично-десятичный, двоичного, кода

...с выходов элементов И 6 поступает через соответствующие элементы ИЛИ 8 на входы декадных счетчиков 9 единиц 1, десятков 1, сотен 11, тысяч П и т.д.Так, двоична-десятичный код 0000 0101 0001 0010 за цикл преобразования преобразуется через элементы И 6 второй группы в серии импульсов 0000 0401 0001 0020, которые объединяются элементами ИЛИ 8 второй группы для соответствующих тетрад и с выхода по. следних поступают на вход декадных счетчиков 9 соответственно единицдва импульса, десят. ководин импульс, сотенпять импульсов, тысяч И ноль импульсов и т.д.771660 Номер ключа Двоичнодесятич ный Сдесятичный эквива.лент) Номер опроса Разряддвоично.го кода Код Номер ключа Коррекция Резуль с пере- носом переосо посл десятичного ТИ 202 0 0 0 0 0 В...

Номер патента: 771661

Опубликовано: 15.10.1980

Авторы: Васильев, Власенкова, Иванова

МПК: G06F 5/02

Метки: двоично, двоичного, десятичный, код, кода, реверсивный

...вычитателя 3и складывается (вычитается) с содержимымсдвигового регистра 1, полученным после выполнения первого шага. Знак результата на выходе сумматора-вычитателя 3 определяет оператор цэ для следующего шага.Одновременно на второй вход сумматоравычитателя 4 поступает с выхода блока хранения 6 двоичный код угла 100 , и складывается 1 вычитается) с содержимым сдвиговогорегистра 2,После выполнения второго шага в сдвиговомрегистре 2 содержится двоичный код углаС 2 + 2 100 2 де 12 + 1И.)20На (и+1).ом шаге в результате суммирова, ния вычитания) двоичных констант, содержащихся в блоке хранения 6, в сдвиговом регистре 2 будет получен двоичный код преобразу.емого угла в долях оборота 23а 2 =С)+100+ э 50)+При выполнении преобразования...

Номер патента: 771662

Опубликовано: 15.10.1980

Авторы: Кудрявцев, Семенюк, Смородинский, Файнберг

МПК: G06F 5/02

Метки: двоично-десятичный, двоичного, кода, масштабированием

...изобретения Преобразователь двоичного кода в двоично десятичный с масштабированием, содержащий регистр входного числа, первый дешифратор, элемент И, выходной счетчик, счетный вход кото. рого соединен с выходом элемента И, о т л ич а ю щи й с я тем, что с целью упрощения преобразователя и повышения быстродействия, в него введены две схемы сравнения, генератор пения констант, второй дешифратор, элементзадержки, выходной регистр, вход выбора масштаба преобразователя соединен со входами второго дешифратора, выходы которого соединены иены с выходами блока хранения констант,вход генератора псевдослучайных чисел соеди.нен с первыми входами первой и второй схе.мы сравнения и входом тактовых импульсовпреобразователя, первая группа...

Номер патента: 773615

Опубликовано: 23.10.1980

Авторы: Виноградов, Мингалеев, Пластун

МПК: G06F 5/02

Метки: двоичный, код, кода, троичного

...сигналов пятого 5, с первым входом отрицательных сигналов шестого 6 и со вторым входом положительных сигналов седьмого 7 троичных элементов. Выход второго 2 элемента соединен с первым и вторым входами положительных сигналов шестого б элемента. Выход третьего 3 элемента соединен с первым входом положительных сигналов седьмого 7 элемента. Выход четвертого 4 элемента соединен с первыми входами отрицательных сигналов пятого 5 и седьмовго 7 троичных элементов.. На входные шины Х и Х 2 преобразователя подаются кодовые комбина 7736154 ел Функционировани в соответствии с в цией (01) осуществ щим образом (време фиг. 2),преобразов одной комби яется следую ная диаграмм а на пк6 ции в троичной форме (по шине Хлс естественным весом 3, по шинеХ - 3...

Номер патента: 773616

Опубликовано: 23.10.1980

Авторы: Михеев, Тархов

МПК: G06F 5/02

Метки: двоично-десятичный, двоичного, кода

...десятичного числа.С помощью схем 4 сравнения определяются те двоичные эквиваленты, для которых справедливо неравенство АЪВ, Схемы сравнения, для которых удовлетворяется это условие, вырабатывают на выходе сигналы поступающие на блок 5 выделения старшей единицы. Сигнал с выхода блока 5 поступает через первый вход соответствующего элемента ИЛИ 9 (на другие входы элементов ИЛИ подан "О" в режиме прямого преобразования) на формирователь 7 двоичного эквивалента. Восстановленный соответствующий двоичный эквивалент десятичного числа в дополнительном коде подается на вход сумматора б и вычитается из преобразуемого двоичного числа, Кроме того, сигнал с выхода блока 5 поступает на двоично-десятичный код шифратора 8, на выходе 12 которого...