G06F 5/02 — G06F 5/02

Номер патента: 962914

Опубликовано: 30.09.1982

Авторы: Трубицын, Цупрев

МПК: G06F 5/02

Метки: двоичный, код, комплексных, целых, чисел

...1,2,) переписывают-, ся в разряды операнда В 2 с номерами в 21 и а=21+1.Для получения кода "В" мнимой части необходимо из операнда В 1 вы,честь операнд В 2, если знак мнимой части (+), или "иэ операнда В 2 вычесгь операнд В 1, если .знак мнимой части(-).46Для получения кода по основанию р -1+) необходимо сложить полученные коды действительной и мнимой частей по правилам сложения в данной системе счисления. , 45и р и м е р. 3 разрядов 5.43220,. 5.43,23,0.Х=-110101+;100111А 1=110100000001А 210000С учетом знака (-) при. действитель-Я ной части Х "а" А=А 2-А 1=1000111001101 В 1 82 - 10000110100 ХооооИоХОО11101111011110111101.В - 111010001000111 10000А 1 - 11010000000111010000000111101 111011110111101 А 2 111111 111 110 011011 011 011...

Номер патента: 962915

Опубликовано: 30.09.1982

Автор: Шитцс

МПК: G06F 5/02

Метки: грея, двоичный, код, кода

...изобретения аказ 7513/68 Тираж 731 Подписно ИИП Филиал ППП "Патент", г. Ужгород, ул,Проектная,4 вход 6 и выход 7, Для приема последовательного кода регистр имеет вход 8.Преобразователь работает следующим образом.В режиме преобразования последовательного кода устанавливается логи ческая единица на управляющем входе 2 и подачей синхроимпульсов на шину 1 производится запись подаваемого на вход 8 кода Грея младаими раэрядамц вперед. По окончании записи на управ-О ляющий вход 2 и вход 8 подается логический нуль и подачей Й(И -количество разрядов, округленное вверх до целой степени числа 2) синхроимпульсов производится преобразование в двоичный код,В режиме преобразования параллельного кода производится начальная установка регистра...

Номер патента: 964627

Опубликовано: 07.10.1982

Автор: Сафин

МПК: G06F 5/02

Метки: двоичном, единиц, количества, числе

...И 19-20 канала 10 фиксации единиц в прямом коде двоичного числасоединены с входами 15-14 прямого иинверсного сигналов разрядов двоичного числа соответственно, Вторыевходы элементов И 19-20 канала 11фиксации единиц в обратном коде .двоичного числа соединены с входами15-14 инверсного и прямого разрядовдвоичного числа соответственно,Устройство работает следующим оЬразом.В исходном состоянии триггеры 18,счетчик 1 находятся в нулевом состоянии, а счетчик 2 - в состоянии,кодовая комбинация разрядов которо"го соответствует. максимально возможному количеству единиц в двоичномцисле. На входы 14-15 подаются прямой и инверсный сигналы от соответствующих разрядов двоичного числа,При поступлении на вход 1 устройства управляющего сигнала...

Номер патента: 968800

Опубликовано: 23.10.1982

Авторы: Евстигнеев, Новожилов, Сведе-Швец

МПК: G06F 5/02

Метки: кода, непозиционного, позиционных, признаков, формирования

...И 8 - 10 соединены между собой и являются входом Опрос устройства, выходыэлементов И 8 . - 10 являются выходами соответственно знак - 1, знак +755 0 устройства.Диапазон представимых чисел для выбранной системы оснований Р = П Р , Минимальное кодовое расстояг=ние между словами множества равно 1.Для обнаружения и исправления ошибок кратностиминимальное кодовое расстояние между словами множества должно быть не менее 2 +1. 65 В рассматриваемой системе предусматривается обнаружение и исправленйеодиночных ошибок, т,е. ошибок полюбому основанию системы, что дости-.гается включением в устройство сумматоров по модулю (и+)с) и по модулю(п+)с), выходы которых объединеныэлементами ИЛИ 6,5 и 7. На выхедахпоследних получаются...

Номер патента: 968801

Опубликовано: 23.10.1982

Авторы: Гольцов, Павличенко

МПК: G06F 5/02

Метки: «нулей», двоичном, единиц, количества, параллельного, счета, числе

...3.Подключение третьего входа первого сумматора 3 К-ой группы.к выходу элемента И 7 осуществляется втом случае, если сопоставленныйэтой группе 1-ый разряд двоичногочисла К 1 имеет значение,ф 1, Младший разряд двоичного числа К 2 сопоставляется первой группе 4 сумматоров 3, остальные разряды сопос.тавляются другим группам сумматоров3 в соответствии с естественнымвозрастанием порядкового номера.Входной регистр 1 предназначендля приема и хранения исходногодвоичного слова.Выходной регистр 2 предназначендля хранения результата преобразования в двоичном коде.Группы 4, 5, б сумматоров 3 представляют собой параллельный двоичный счетчик, который также осуществляет формирование проверочных разрядов кодового слова...

Номер патента: 968802

Опубликовано: 23.10.1982

Автор: Коляда

МПК: G06F 5/02

Метки: кода, непозиционного, позиционных, формирования, характеристик

...К) ("11)1 А - Нк Д11, Для вычисления поправки знакаСА)Р(пдостаточно знать, что еслип-ое основание модульной системысчисления удовлетворяет неравенствурпп, то поправка знака Т)Р(п, 25где А - произвольное целое числосовпадает со знаком 6 числаи 1 п) и-)Р Р -Р(п), (15)1 ф 1определяемый как1, если В ),О,б:О,еслиВ О,Из приведенных выше алгоритмовопределения знака числа видно,что поправку (А Р.(п можно сФормировать в результате выполненияпп, 1-3 из 1,;для этого достаточнозаметить, что б = Я Ро (А), где Яо(А) " 40такое натуральное число, что длявсех К (Ов(А)Ки )Нк=), а НР(д = О илиЕ,(А):а),Нетрудно проверить, что для формирования 8 = Я 1 о(д) можно воспользоваться следующим нулевым выражением6)егде Нк в ,отрицание Н (к=3,4п),Рассмбтрим...

Номер патента: 968803

Опубликовано: 23.10.1982

Автор: Трудолюбов

МПК: G06F 5/02

Метки: кодов, преобразования

...И элемента 6 И-ИЛИ, разрешаяразрешая счет последних в режиме сложения.Счетчик 4 выходного кода представляет собой устройство, тактируемоесигналами тактовых импульсов, выдающее все комбинации входного кода. 5С приходом каждого тактового импульса при наличии управляющего сигналареверса на выходе счетчика 4 появляется очередная кодовая комбинация,поступающая на второй инФормационный 10вход блока 5 сравнения. Одновременносо счетчиком 4 по своему алгоритмуработает и счетчик 3 выходного кодавыдающий комбинации выходного кода.Счетчики 3 и .4, и зависимости отуправляющего сйгнала реверса, поступающего из блока 5 сравнения Больше" или "Меньше работают соответственно на сложение или на вычитание,т.е. производят перебор кодовых комбинаций...

Номер патента: 970354

Опубликовано: 30.10.1982

Авторы: Кудряшов, Шишков

МПК: G06F 5/02

Метки: двоично-десятичный, двоичного, единиц, код, кода, угловых

...в тысячных делениях угломера, или код угла в радианах и долях радиана.Преобразователь работает следующим об разом.В начале цикла преобразования в двоичный счетчик 3 записывается преобразуемое число М, поступающее по входу 4, и производится обнуление регистра 7 и двоичнодесятичного счетчика 10 угловых единиц. После записи в двоичный счетчик 3 числа 1 х 1 дешифратор 5 разрешает прохождение импульсов генератора 1 через элемент И 2. Эти импульсы поступают на вычитающий(3) 5 10 15 20 25 Зо 35 40 45 5055 вход двоичного счетчика 3, уменьшая записанное в него число. После прохождения 1 х-го импульса двоичный счетчик 3 приходит в нулевое состояние и дешифратор 5 запрещает дальнейшее прохождение импульсов через элемент И 2. При этом на...

Номер патента: 983701

Опубликовано: 23.12.1982

Авторы: Болтков, Хлевной, Червяков

МПК: G06F 5/02

Метки: двоичного, классов, код, кода, остаточных, системы

...устройство использует сле дующий алгоритм перевода двоичного числа Х в код СОК по модулю Р Х = Хуип)Р = =Ак 2 в 06 Р +Ак) 2 вод Р+ + А 2 ) 2 + +А,1) 2 рюд Р 1+ 3 )И 1 одР(1), т. е. устройство, реалйзуюшее известный алгоритм, потребует 2 (К) тактов преобразования, где К - разрядность преобразуемого числа Х, Если выбранный модуль Р,; имеет разрядность ,И, то значение выбранного модуля лежит в пределах2 И +1 Р.2 (2) Рассмотрим первые (К - и + 1)2 тактов преобразования известного алгоритма (1).В= ( (А 2 улодР+А л )2 модР;+ ++Акм+2.) 2 ФодР +А )водР.(3),К-М так как преобразуется м старших разрядов числа Х. В виду того, что значение и старших разрядов преобразуемого числа Х всегда меньше выбранного модуля Р, то операции коррекции по...

Номер патента: 985780

Опубликовано: 30.12.1982

Авторы: Ваврук, Елагин, Жижин, Филимонов, Цмоць

МПК: G06F 5/02

Метки: дополнительный, кода, прямого

...преобразователя является выходом элемента ИСКЛЮЧАЮЩЕЕИЛИ 1-го преобразующего модуля, вто"рой вход которого является входом(+1)-го разряда преобразователя,второй вход элемента ИЛИ -го преобразующего модуля (1=2-и) соединенс выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ( 1-1)-го преобразующего модуля.На чертеже приведена Функциональная схема предлагаемого устройства.Преобразователь содержит ипреобразующих модулей 1, где и " коли-,чество цифровых разрядов, входы 2,выходы 3 каждый преобразующий модуль содержит элементы ИЛИ М, И 5,ИСКЛЮЧАЮЩЕЕ ИЛИ 6.Преобразователь работает следующим образом,Младшим разрядом входной информации является разряд Х 1, старшимХ, Х - знаковый разряд. Младшимразрядом выходной информации является разряд Хп, старшим - Х, Х...

Номер патента: 987616

Опубликовано: 07.01.1983

Авторы: Крылов, Полищук

МПК: G06F 5/02

Метки: выделения, двоичного, единиц, кода, последовательного, разрядного

...начинается с за. несения кода на регистр числа устройства. Поданное на вход устройства число может быть занесено на регистр числа либо в прямом коде, либо в инверсном, поэтому в процессе дальнейшей работы на выходе устройства формируются коды, содержащие только по одному единичному разряду, который соответствует либо выделенной единицы, либо выделенному нулю из кода по- данному на вход, Цикл выделения делится на такты. В первом такте происходит выделение крайней правойединицы из кода, записанного в регистр числа. В следующем такте происходитсброс разряда с выделенной единицейи выделение следующей крайней правойединицы видоизмененного кода, отличающегося от первоначального отсутствием крайней единицы и т.д. Весьцикл выделения состоит...

Номер патента: 991409

Опубликовано: 23.01.1983

Авторы: Митин, Стремин

МПК: G06F 5/02

Метки: двоичном, единиц, количества, числе

...на одном иэ его выходов, по" ступает.на первые входы одноименнцх элементов И 6 каждого разряда. На пер" вом выходе элемента 2 неравнозначнос" ти единичный потенциал появляется при неравенстве четвертого и пятого разрядов исходного кода, на втором выходе - при равенстве. Первые выходы входных элементов И и ИЛИ соответст" вуют прямому значению выполняемой элементом функции, вторые " инверсному.Допустим, на входную шину 1 уст" ройства поступило число 11, в двоич-. ном коде 01011, Три младших разряда поступают на дешифратор 5, единичный потенциал формируется на четвертом выходе ( соответствующем числу 3 ) и поступает на первые входы четвертых элементов И 6 каждого разряда. Так как старшие разряды исходного числа не равны, то единичный...

Номер патента: 991410

Опубликовано: 23.01.1983

Авторы: Болтков, Хлевной

МПК: G06F 5/02

Метки: классов, код, остаточных, позиционный, преобразования, системы, числа

...логической "1" с выходатриггера 11 разрешает прохождениетактовых импульсов, подаваемых по входу 13 через элемент И 7, на счетныйвход суммирующего счетчика 2, соответствующего наибольшему по величинеоснованию выбранной СОК и на входэлемента И 8, а потенциал логической"1" с выхода триггера 12 разрешаетпрохождение тактовых импульсов через элемент И 8 на счетные входы накапливающего счетчика 1 и суммирую"щих счетчиков 2, соответствующих первым двум остаткам преобразуемого числа в СОК.Под действием тактовых импульсов накапливающий счетчик 1 и суммирующие счетчики 2 начинают изменять свое состояние на единицу с поступлением каждого тактового импульса, В момент равенства состояний первых суммирующих счетчиков 2 и...

Номер патента: 993243

Опубликовано: 30.01.1983

Авторы: Киселев, Кузина

МПК: G06F 5/02

Метки: градусов, двоично-десятичный, двоичного, код, кода, угла

...в минус импульса И 14 переполнения в плюс поступление ТИ 11 запрещается, а в счетчике8 находится искоюаай .кодПри переполнении счетчика 1 вминус происходит отработка преобразователем.лишнего такта преобразования, коррекция которого производитсяпредварительно по И 19.Из описанного выше следует, чтодлительность цикла преобразования.может быть определена выражениемТаЪ Яф (4)Дительность цикла преобразованияпрототипа определяется выражениемФ %%иТпр -ф" 1 (6)Сравнивая (4) и (5), получаемоценкуи мт,е, для щт .- = з=Ъю. О)Таким образом, предлагаемое устройство обладает более высоким бйстродействием.формула изобретения501. Преобразователь двоичного кодаугла в двоично-десятичный код градусов, содержащий двоичный счетчик,счетчик коррекции,...

Номер патента: 993244

Опубликовано: 30.01.1983

Автор: Кулешов

МПК: G06F 5/02

Метки: двоично-десятичный, двоичного, кода

...кода находятся в нулевом состоянии, то на выходе 4 распре-делителя 3 импульсов появляется сигнал опроса следующих, например, четырех разрядов 2-2 щ двоичного кода. Если хотя быодин из опрашиваемых разрядов 2 -2 двоичного кода находится н единичном состоянии, то сигнал появляется на выходе распределителя импульсов и поступает на вход блока 11 формирователя последовательности импульсов и на вход н блока 16 управления.Тактовые импульсы с выхода Ъ распределителя импульсов поступает на нход Ъ формирователя 11 последовательности импульсов и далее на счетный вход счетчика 78 (фиг. 4 ) и на первые входы элементов И 85- И 89 группы, с помощью которых выделяются все пять состояний счетчика 78. Тактовые.импульсы с выходов элементов И 85-89...

Номер патента: 999039

Опубликовано: 23.02.1983

Авторы: Голоколос, Карлюка

МПК: G06F 5/02

Метки: двоичного, двоичный, код, кода, обратно, отраженного, позиционный

...двенадцати)в позиционный двоичный код, При поступлении.исходного кода 1010 в стар-.шем и во втором разрядах регистра.1 .триггеры 2 установятся в единичноесостояние, и в регистре будет записаиисходный вал. Единичный потенциал,поступивший на вход старшего разряда,вызовет появление на выходе элементаИ 3 единичного потенциала, который,поступив на другой вход полусумматора б второго разряда, приведет к еесрабатыванию, так как на первом еевходе присутствует нулевой потенциалсо входа М, Полусумматор 6 первогоразряда не срабатывает, так как цаего входах присутствует четное числоединиц, Через время й,после подачиисходного кода на стробирующий вход8 подается нулевой поетнциал, закрывающий элементы, И 4 по первому входу.Единичный потенциал с...

Номер патента: 1001078

Опубликовано: 28.02.1983

Авторы: Батов, Белохвостиков, Петров, Тощева

МПК: G06F 5/02

Метки: двоичный, кода, числоимпульсного

...причем каждый 1-й счетчик Джойсона содержит 2" " разрядов (1=1, , и).На чертеже представлена блок-схема преобразователя число-импульсного кода в двоичный.Формула изобретения 526И36 Источники информации,принятые во внимание при экспертизе1. Тарабрин Б.В, и др. Справочникпо интегральным микросхемам. й.,(прототип).100 рядов соединены с выходами 8-12 раэря. дов преобразоба 1 еля, на которых формируется параллельное значение двоичного кода.Работа преобразователя осуществля ется следующим образом.При подаче на вход 7 последовательности сигналов (импульсов), число которых равно Х, каждый иэ счетчиков Джонсона 2-6 осуществляет их прием и 6 пересчет в коде Джонсона (в соответствии с числом разрядов в каждом счетчике). В результате...

Номер патента: 1001079

Опубликовано: 28.02.1983

Авторы: Болтков, Хлевной, Червяков

МПК: G06F 5/02

Метки: двоичного, классов, код, кода, остаточных, системы

...блока умножения и в этом состоянии останется до конца преобразования. При этом содержимое первого такта преобразования через коммутаторы 6 и 7 поступает на блок 2 умножения, результат умножения суммируется сумматором 3 по модулю Р со значением ( к-я -1)-го разряда преобразуемого числа Х, По окончании переходных процессов управляющий сигнал, поданный по входу 11, разрешает запись результата операции в дополнительный регистр 5. Таким образом, во втором такте выполняются операции Х=(Х 2.еО 4 Р+А к +)иод.Р,В третьем также осуществляетсясдвиг содержимого входного регистра1 на один разряд влево, коммутатор6 подключает выходы дополнительногорегистра 5 к второй группе входомкоммутатора 7, результат второготакта умножается блоком 2...

Номер патента: 1003068

Опубликовано: 07.03.1983

Авторы: Распутный, Сальникова

МПК: G06F 5/02

Метки: двоично-десятичных, двоичные, чисел

...с распределителя 7 импуль-,са, и так далее, пока не расположит 15ся в тетрадах 1-5 регистра числапараллельный код разрядов двоичногочисла, эквивалеитногс поступившему на преобразование двоично-десятич,ному числу. Последовательный процесс преобразования приведен в примерах 1 и 2. П р и м е р 1. Преобразование двоично-десятичного числа 10011001. 1001. 1001. 1001 (99.999 ) Ъ 20-разрядный двоичный код00011000011010011111, при этом следует учитывать, что входное число на регистр поступает со сдвигом на 1 разряд вправо, и начинается ана. - . лиз и коррекция содержимого тетрад, кроме старшей. Результаты преобразования представлены в табл. 1 (С - сдвиг на 1 р информации, А(К)- анализ и:.;коррекция содержимого тет- . Рад)еТаблица...

Номер патента: 1005026

Опубликовано: 15.03.1983

Авторы: Горшков, Иванюк

МПК: G06F 5/02

Метки: n-разрядного, двоичном, единиц, коде, количества, числа

...13 соединен с входами прямого 17 и инверсного 18 сигналов каждого разряда. Выход порогового устройства 13 соединен с входом элемента НЕ 14, входами элементов И 11 и 12 кажцого разряда и с другим входом счетчика 1. Выход элемента НЕ 14 соединен с входами 9 и 10 элементов И каждого разряда. Выходы006026 элемента И 4 и счетчика 1 являютсясоответственно управляющим 19 иинформационным 20 выходами устройства.Устройство работает следующим образом,5В исходном состоянии все триггеры и счетчик обнулены. На входы 17и 18 подаются прямой и инверсныйсигналы от соответствующих разрядовдвоичного кода числа, Если в этомкоде количество единиц больше половины максимального .количества единиц, то пороговый элемент 13 формирует на выходе сигнал, в...

Номер патента: 1005027

Опубликовано: 15.03.1983

Авторы: Кухарчук, Сирота

МПК: G06F 5/02

Метки: двоично-десятичного, двоичный, кода

...многоуровневым переносом. На вхо ды 4 и 5 сумматора 3 подаются уровни логического нуля и логической единицы соответственно.Преобразователь разряда десятков в двоичный код фиг. 2) содержит элементы И 6-15 и элементы ИЛИ 16-19, объединенные в элеМенты И-ИЛИ.Преобразователь разряда сотен в двоичный код фиг. 3) содержит элементы И 20-32 и элементы ИЛИ 33-37, также объединенные в элементы И-ИЛЙ.Разряд сумматорафиг. 4) содержит мультиплексеры 38-40, формующие значение разрядной суммы, сигнала пе . реноса в соседний старший разряд и сигчала переноса в следующий разряд.Работа преобразователя двоично-десятичного числа и двоичнь 1 й основана на позиционном представлении десятичного числаао 10 + а 10 +ап 10Это число по весам десятичного числа...

Номер патента: 1005028

Опубликовано: 15.03.1983

Авторы: Литвинов, Червяков, Шамардинов

МПК: G06F 5/02

Метки: классов, код, остаточных, позиционный, преобразования, системы, числа

...входам позиционного накапливающего сумматора.На чертеже представлена функциональная схема устройства.Устройство содержит сдвиговый регистр 1, блок 2 синхронизации, блок 3 памяти констант, группу элементов И 4, позиционный накапливающий сумматор 5, вход б устройства, выход 7 устройства.Устройство работает следующим образом.Число в коде СОК через вход 6 заносится на сдвиговый регистр 1, представляющий собой совокупность подрегистров для хранения вычетов по каждому из оснований СОК. В даль. нейшем регистр 1 рассматривается как единый регистр, содержимое которого в каждом такте сдвигается вправо в сторону фмладших" разрядов на один разряд .Алгоритм работы устройства может быть представлен в виде где и - количество оснований, Р СОК, по...

Номер патента: 1007097

Опубликовано: 23.03.1983

Авторы: Балюк, Выжиковски, Каневский

МПК: G06F 5/02

Метки: весовыми, двоичного, код, кода, коэффициентами, обратно

...осуществляет преобразование Ф 1 -разрядногочисла со знаком, представленного в си-стеме счисления с цифрами О и 1 в прямом коде А(а а а а ЗН 91 ОЯ " О0 в его представление по модулю М=2+1 в системе счисления с цифрами - 1 и 1,зньь" оПри выполнении прямого преобразования возможны следующие случаи.1. Если число А ямяется нечетным и положительным, т.е. сто = 1, 05 = О, то 6: Д+"-" Ъ =О (1) 2 Зн Д+(2 -1)-М А 1-О (2)2 ЩВ-А+г"-2 фЬн=ц И) а= 1, то 4, Если сФ(ф= Оэ 5. Если А = Оф т.е.сааб 1 Офйп-Оф , 00=0, то, не преобразуя мантиссы, принимается ЬЗ=О.15Примеры использования выражений (1), . (2),:(3), (4) для выполнения прямого преобразования (при условии, что в системе счисления с цифрами -1 и 1 цифра 1 кодируется как 1, а цифра (-1) - как О)...

Номер патента: 1007098

Опубликовано: 23.03.1983

Автор: Коляда

МПК: G06F 5/02

Метки: кода, непозиционного, позиционных, признаков, формирования

...поцключены к выходу второго вспомогательного регистра, выход первого вспомогательного регистра подключен к второму входу второго элемента И, выхоц 6 которого попключен к первому входу регистра поправки Амербаева, второйвхоп которого соединен с входом первого вспомогательного регистра, а выходявляется выходом поправки Амербаева" у устройства, выхоцы элемента ИЛИ-НЕ ипервого элемента И подключены х соответствующим входам элемента ИЛИ,выход которого подключен к вхопу регисгра знака, выход которого является выхо- М цом "знака устройства, первый выходблока анализа о-ой цифры непозиционного кода подключен к вхоцу третьеговспомогательного регистра, выходомподключенного к второму входу (и)схемы сравнения блока. формированияпоправки Амербаева",...

Номер патента: 1008729

Опубликовано: 30.03.1983

Авторы: Болтков, Хлевной, Червяков

МПК: G06F 5/02

Метки: классов, остаточных, порционной, преобразования, систему, системы, счисления, чисел

...является выходом уст-.ройства, входы преобразователей степенейоснования позиционной системы в систему остаточных классов являются входамитепеней устройства, о т л и ч а юе е с я тем, что, с целью уменьшениибьема оборудования, выход : -го (О, 1, , К/щ) преобразователя сте деней основания. позиционной системы в Еистему остаточных классов подключенвторым входам (т, +5 01 )-го блокамножения по модулю Р (1 = 0 1 э-С5 10087Устройство работает следующим образом. Число Х, подлежащее преобразованию,в позиционном коде подается по .шинам 1и 5, причем по шинам 1 подаются значе-.ния разрядов преобразуемого числа, а пошинам 8 - значения степеней основания.При считывании информации разряды 8 -ичного числа поступают на блоки 3, где 1 Опроисходит...

Номер патента: 1012237

Опубликовано: 15.04.1983

Авторы: Литвинов, Червяков, Шамардинов

МПК: G06F 5/02

Метки: двоичного, классов, код, кода, остаточных, системы

...умножения промежуточного результата, выходы которого соединены с входами выходного сумматораи корректирующего сумматора, входкоторого соединен через блок умножения старшего разряда с выходом последнего старшего разряда входного регистра, выход младшего разряда кото 30рого соединен с входом выходногосумматора Г 2.Недостаток устройства - большойобъем оборудования,Цель изобретения - уменьшение объе- З 5ма оборудования.Поставленная цель достигаетсятем, что преобразователь двоичногокода в код системы остаточных классов, содержащий входной регистр, 40вход которого является входом устройства, содержит двоичный сумматор,формирователь сигнала записи, выход"ной сдвиговый регистр, выход которого является выходом преобразователя, 45вход сдвига...

Номер патента: 1013942

Опубликовано: 23.04.1983

Авторы: Демченко, Марютин

МПК: G06F 5/02

Метки: двоично-десятичного, двоичный, кода

...соединены с информационныкивходами третьего счетчика, выход переполнения Которого сждинен со входом .первого элемента задержки и через Формирователь импульсов - с первым выходом обратной связи блокауправления, второй Выход Обранойсвязи которого соединен с первымвхсдом первого элемента И"НЕ и череЗэлемент НЕ - с первым входом второгоэлемента И-НЕ, а также с выходом дешифратора нулевого состояния, входыкоторого соединены с разрядными вы"ходами третьего счетчика, счетныйвход которого соединен со вторым,входом второго элемента ИЛИ и с выходом второго элемента И-НЕ, второйвход которого соединен со вторымвходом первого элемента И-НЕ и с выходом Р 5-триггера, В -вход которогосоединен с выходом элемента 2 И-ИЛИ,третий вход первого...

Номер патента: 1020815

Опубликовано: 30.05.1983

Авторы: Куликов, Потапов

МПК: G06F 5/02

Метки: весом, двоичный, код, кода, постоянным

...группу 3 сумматоров 31, Зт, Зр ; предназначенных цня хранениядвоичных эквивалентов весовых коэффициентов рразрядов преобразуемого кода: группу 4 пороговых элементов 4;, 4,4 р первую группу 5 эпементовИ 5, 5),., 5 р вторую группу 6 элементов И 6, 6.6 Р, группу 7 эпементов 71, 7 , 7(р . задержки,предназначенных дпя зацержки подачи управляющего сигнала на очередной сумматор За, 3 Зр группы на времявычитания ипи записи одного чиспа в . предыдущем сумматоре; эпемент НЕ 8,элемент И 9, распредепитепь 10 импульсов, регистр 1 1 сдвига и сумматор 1 2реэупьтата.В зависимости от чиспа разрядов впреобразуемом коде (р)д,), типа ограничения на вес кодов, коды с постояннымвесом или коды с ограниченным весоми значения параметра ограничения,...

Номер патента: 1022148

Опубликовано: 07.06.1983

Авторы: Гребенников, Иванова, Калугин, Лачугин, Овчеренко, Соболев

МПК: G06F 5/02

Метки: запятой, плавающей, преобразования, фиксированной, форму, формы, чисел

...З 0 нием входного кода на входы устрой- . ства, записью кода мантиссы в регистр 1 и синхронизируют работу эле.ментов И 5 и 6.Преобразуемое число поступает на 35 входы устройства последовательнодвоично-десятичный разряд за разрядом и параллельно - внутри одного двоично-десятичного разряда в Форме. с естественной запятой. Тетрады цирф 40 поступают на вход устройства, сигнал положения запятой поступает на вход положения запятой устройства.ЬРассмотрим преобразование числа больше единицы, В этом случае счетчик, 4 7 считает количество цифр целой час. ти числа, начиная с первой цифры, не равной нулю. С приходом на вход устройства первой цифры целой части числа, не равной нулю, триггер 3 уста" 50 навливается в единичное состояние, так как...

Номер патента: 1024901

Опубликовано: 23.06.1983

Автор: Подгузов

МПК: G06F 5/02

Метки: двоично, двоичного, десятичный, кода, четырехразрядный

...содержащий шестнадцать элементов И-НБ 2 .Недостаток данного преобразователя - большой объем аппаратуры и низкая экономичность. 30Целью изобретения является упрощение преобразователя и повышение его экономичностиПоставленная цель достигается тем, что в четырехразрядный преоб разователь двоичного кода в двоично-десятичный, содержащий семь элементов И-НЕ, причем входы первого и . третьего разрядов преобразователя соединены соответственно с первыми 4 О входами первого и второго элементов И-НЕ, выходы которых соединены с входами третьего элемента И-НЕ, вы-, ход которого является выходом третье.го разряда преобразователя, входчетвертого разряда которого соединен с вторым входом первого элемента И-НЕ, введены первый и второй элементы 2...