G06F 5/02 — G06F 5/02

Номер патента: 622076

Опубликовано: 30.08.1978

Авторы: Подколзин, Подкользина

МПК: G06F 5/02

Метки: двоичного, десятичный, кода, последовательного, преобразования

...По потенциальному тактовому сигналу т, на информационный вход 8 входного коммутатора 1 подается младший двоичный разряд преобразуемого кода, поступающий в случае равенства этого разряда 1 через первую ключевую схему коммутатора, открывающуюся сигналом ть на элемент ИЛИ 2 и ключевые схемы блока 4 шифраторов с весами 22221. При этом ключевые схемы этого шифратора открываются по очереди импульсами, поступающими с выходов генератора 3, который запускается сигналом с элемента ИЛИ 2. С выходов ключевых схем шифратора с весами 22221 сигналы поступают через элементы ИЛИ 5 поочередно на соответствующие выходы дешифратора 7 (при преобразовании младшего двоичного разряда, равного 1, на соответствующий вход дешифратора 7 поступает только одна...

Номер патента: 624226

Опубликовано: 15.09.1978

Автор: Пелюнский

МПК: G06F 5/02

Метки: двоичных, кодов

...регистр имеет вхоцы 7, 8. Преобразующиететрацы сцвигающего регистра, в которые также входят блоки управления преобразованием, блоки анапза, блоки коррекции, отмечены на чертеже буквой П.5Работа устройства цпя преобразования двоичных коцов основана на способе преобразования, по которому при послецоватепьном сцвиге цвоичных коцов производится соответствующая корректировка кода после перехода из оцной тетрацы в цругую. На вхоц 7 сцвигающего регистра поступают цвоичные копы. Блок 3 управляет режимами работы сцвигающего регистра и режимом преобразования всего устройства. При отсутствии управляющего по-енциала на выхоце этого блока сцвигающий регистр осуществляет запись любого цвоичного коца, его хранение, сцвиг, т.е, участвует в решении...

Номер патента: 630627

Опубликовано: 30.10.1978

Авторы: Озеров, Романова

МПК: G06F 5/02

Метки: двоично, двоичных, десятиразрядных, десятичные, чисел

...шого кода,На чертеже представлена блох-схе:,апреобразователя двоичных лесятиразрялных чисел в лвоично-десятичные,Она содержит триггер 1, элементы 11 2, Л, схему 4 сравнения, двоичный б и лвои Но- десятичный б счетчики, анализатор 7 двоичного кода, шину 8 установки режима и входную шину 9, информационные входы 10 преобразователя.В начале цикла преобразования установочный импульс (УИ) обнуляет счет:яки и устанавливает триггер 1 в состояние, при котором элемент И 2 открыт. Через этот элемент счетные импульсы (СИ, 11 оступают на вход двоичного счетчика б, Гока его когл не станет равньв Вхолному ;.Своичному числу. В этот момент схемасравне 11 ия выдает сигнал, устанавлизающий триггер 1 в исходное состояне, после чего элемент И 2 закрывается...

Номер патента: 631913

Опубликовано: 05.11.1978

Авторы: Гладун, Ночевный

МПК: G06F 5/02

Метки: времени, двоичный, интервала, код

...7 импуль-сов нулевой потенциал, нв выходе элемента 2 ИИЛИ 8 единичный потенциал.В момент поступления старт-импульса,синхронизированного с отрицательнымфронтом меандра, вырабатываемого генератором 2 эталонной частоты, триггер 1управления устанавливается в единичноесостояние и открывает элемент И 3. Им- ЗОпульсы эталонной частоты, вырабатываемые генератором 2, через элемент И 3поступают на счетный вход триггера 4определения интервала округления. Каждый положительный фронт меандра опрокидывает триггер 4, а с его прямого и инверсного выходов информация подаетсяна входы элемента 2 ИИЛИ 8, При отсутствии импульса округления информацияс инверсного выхода триггера 4 черезэлемент 2 ИИЛИ 8 поступает на счетный вход триггера 5 младшего...

Номер патента: 633013

Опубликовано: 15.11.1978

Автор: Кабанов

МПК: G06F 5/02

Метки: двоичного, десятичный, кода, преобразования

...определяет остаток и код, позволяющий скорректировать результат до получения частного,На втором этапе вычитанием корректирующего кода из результата вычисленийпервого этапа формируется двоичное число, являющееся частным от деления исходного числа на десять.Устройство работает следующим образом, На вход первой ступени подается исходное двоичное число; на одном выхбдепервой ступени образуется младшаяцифра десятичного эквивалента, на другом - частное от деления исходного числа на десять в двоичном представлении,которое подается на вход следующей ступени деления и т.д выходы последнейступени преобразования - две старшиецифры десятичного эквивалента. Каждаяступень преобразования (деления) состоит из двух двоичных вычитателей и...

Номер патента: 634267

Опубликовано: 25.11.1978

Автор: Омельченко

МПК: G06F 5/02

Метки: двоично-десятичного, двоичный, кода

...Е 25, я такженакопительный элемеп. Сос гав смматоров19 - 21 такой же, как и состав сумматора 18.Рс 1(т " сдгига 24 прднязачн для хряш 11 Я Р , ( 1Г сП )О 0 р ЗОВЯ Н Н 0 Р 1 И Н ф О р . с ц П 11С):1 О,55 дн.й .Воичный стчтор 210 -мспо .сГ) Я;1 сдвиг 21 1 р,пзняч 1:1 5 ко 1( 11 по 0 (1 1 ми росс Ни Я дВО ч.ОГЭ:511 Л(1 1 Я П)500) с 13 ЕОР ГЕГ,) с,Ь1) 1,1 1:11 )00)с 50 вс 1151 ),",1, 1,1,ХГ( Г;1.( В: 0-,(с",ГГПЧНС)О ЧИС, и. 111 1 Ч : 1,. . с)5 ,(Ь 1 с. ( ( 1 5 ,. О П Г С.1 15 1" .- 1 с(с) Р : 1 с1 1)( вивалентов,соответствуюших весам нрсобрязу( мой тетрады по формуле:А =:Ь 2 10 )де А - искомая правильная двоичнаядрооь;1 - номер десятичного разряда правильной двоично-десятичной дроби;р - номер двоичного разряда двоичнодесятичной тетрады;(1...

Номер патента: 636606

Опубликовано: 05.12.1978

Автор: Подколзин

МПК: G06F 5/02

Метки: двоичный, десятичного, код, кода, последовательного, последовательный, преобразования

...произведениене станет равным нулю, При этом старшему разряду восьмиричного эквивалента соответствуют три младших раз- )Оряда предпоследнего промежуточногопроизведения,Перед началом преобразования 7 разрядное целое десятичное число поступает, с младших разрядов, через )5шифратор в двоично-десятичный регистр,занимая в нем все разряды, кроме двухстарших, в которые записывается ноль.Промежуточные произведения 1,2,4,5,7,825,26 передаются в двоично-десятичный регистр с сохранением всехразрядов, Промежуточные произведения3,6,927 передаются в двоично-десятичный регистр без трех младшихразрядов. Эти три младшие разряда пос ледовательно поступают на дешифраторпризнаков систем 2 , который учитывает только старший по значению изэтих трех...

Номер патента: 637808

Опубликовано: 15.12.1978

Авторы: Куракин, Суворин

МПК: G06F 5/02

Метки: двоично-десятичный, двоичного, кода

...в немэлементы И,первые входы которых соединены с теми разрядами регистрадвоичного числа, двоично-десятичныеэквиваленты которых не имеют единицв одних и тех же разрядах двоичнодесятичного числа, объединены вгруппы, причем вторые входы элементов И каждой группы соединены с соответствующими выходами распределителяимпульсовНа чертеже показана блок-схемаописываемого преобр ел я,Он содержит расп тель 1 импульсов, элементы егистр 3двоичного числа, -десятисумматор 4, шиФра уппы этов И,поступающий с выходов регистра 3.Получаемые, таким образом, импульсы подаются на входы шифратора, с выходов которого получают двоично- десятичный код суммы, опрошенных эа данный такт двоичных разрядов.Система элементов И 2 позволяет производить опрос восемнадцати...

Номер патента: 637809

Опубликовано: 15.12.1978

Авторы: Полисский, Факторович

МПК: G06F 5/02

Метки: классов, код, кодов, остаточных, полиадический, системы

...выход первого входного регистра соединен со входом первого выходного регистра и с первыми входами сумматоров, вторые входы которых подсоединены к выходам соответствующих входных регистров, входы выходных регистров, начиная со второго, подключены к выходам соответствую щих шифраторов, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия, он содержит верхнюю треугольную матрицу иэ (П -1) строк и (й -1) столбцов Функциональных преобразователей по основаниям Р;, входыфункциональных преобразователей первой строки соединены с выходами соответствующих сумматоров, в каждом столбце первый вход функционального преобразователя каждой строки, начиная со второй, соединен с выходом Функционального преобразователя предыдущей строки,...

Номер патента: 645150

Опубликовано: 30.01.1979

Автор: Подколзин

МПК: G06F 5/02

Метки: десятичного, кода, п-разрядного, пятиричный

...соответствуют предпоследние разряды произведений, при этом между пятиричными цифрами и десятичными существуетследующая зависимость: 5 о 61 о 71 о 8 о 9 ю Оо 11 о 2 о 31 о 4 о 05 15 2, 35 4,Пример перевода десятичного целогочисла в пятиричную систему счисления: 71 о2 о 28(9Х 2 9 о 4 о5782 (.1 Ц 421 1 о 1;0( 22 21 о -+ 2 оПризнак окончанияпереводаВ соответствии с описанным алгоритмом преобразователь работает следующимобразом.Перед началом преобразования десятичное число поступает, начинаяс младших разрядов, через шифратор 1 по шинам подачи десятичных разрядов извне вдвоично-десятичный регистр 2,Из регйстр 1 а к-й разряд" переводимогочисла, представленный например, -в коде7 - 4 - 2 - 1, поступает через дешифратор...

Номер патента: 645151

Опубликовано: 30.01.1979

Авторы: Викторов, Остафин, Романкевич, Русанова

МПК: G06F 5/02

Метки: двоично-десятичного, двоичный, кода

...сумматоров 11, 21подключены соответственно к 1-тому и( - 2)-му входам комбинационных сумматоров 21, 34. Выходы сумматора 34 подсоединены к выходным шинам 38 устройства.Старшие разряды многоразрядных комбинационных сумматоров 11 и 21 выполненыв виде элементов ИЛИ.Устройство работает следующим образом. На тетрады 1 - 4 входных полюсов подается совокупность единичных и нулевыхсигналов - код числа, например,10011001100 11001,На входы двоичных одноразрядных сумматоров и полусумматоров Б - 9 и элементИЛИ 10, составляющих многоразрядныйкомбинационный сумматор 11 через тетрадывходных полюсов 1 и 2 поступает код10011001. На сумматоре 11 происходит сложение Всех кодов:1) кода, поступающего через входныеполюса тетрады 2;2) кода, поступающего...

Номер патента: 646327

Опубликовано: 05.02.1979

Авторы: Александров, Астафьев, Майоров, Полянский

МПК: G06F 5/02

Метки: двоично-десятично, двоичного, код, кода, шестидесятиричный

...Направление опроса и преобразование весов двоичных разрядов показвио на фиг, 3 стрелкой.Такая организация опроса двоичных разрядов искпючает возможность наложения импупьсов переноса на импульсы записи весов. Перед началом каждого преобразования необходимо установить в нулевое состояние триггеры разрядных ячеек блока опроса 2, счетчик 1 1, выходы элементов ИЛИ первой группы (формирования шестидесятиричного разряда). Выход элементов ИЛИ первой группы (формирования десятков градусов) устанавливается в единичное попо- жение. Импульс запуска по шине 1 поступает иа опрос четырнадцатого разряда. Если в четырнадцатом разряде Оф, то импульс запуска проходит иа опрос следующего разряда, Если в четырнадцатом разряде ф 1 ф, то на выходе...

Номер патента: 647682

Опубликовано: 15.02.1979

Авторы: Злотник, Сенченкова

МПК: G06F 5/02

Метки: весом, двоичный, код, кода, постоянным

...комбинаций 2 в зависимости от состояния шин 1 к - .возникает сигнал на выхбде только одного из элементов И З в3. Если в шинах 1 к+- 1 имеет место одна из (п - 1 с + 1) комбинаций 000, 1100, , 11.1, то возникает сигнал на выходе одного из элементов 3, - :31, и на выходе элемента ИЛИ 4 анализатора 2. При любой другой комбинации кодов в шинах 1,1 - .1 сигнал возникает на выходе одного из элементов И Зр 1 +3 анализатора 2. Сигнал на выходе элемента ИЛИ 4 открывает через элементы ИЛИ 8 - :8 элементы И 9, - :9 коммутатора 7, которые срабатывают как открытые ключи, пропуская сигналы шин 1 - :1 к в прямом коде через элементы ИЛИ 14, - :14 блока 13 на шины 15 + 15 выходного кода, При наличии сигнала на выходе одного из элементов ЗР - .З...

Номер патента: 652556

Опубликовано: 15.03.1979

Авторы: Лисунов, Червяков

МПК: G06F 5/02

Метки: классов, остаточных, перевода, полиадическую, представленного, системе, систему, счисления, числа

...соединен с выходами элементовИЛИ п-ой групяй выход элемента И соединен с входом элемента ИЛИ, выходомсоединенного.со входом преобразователя"йоцлйаджеского кода в двоичный,На чертеже представлена блок-схемаописываемогоустройства, состоя 1 лэго изчетырех основнйх и одного дополнительного основания. Приняты следующие -обозначены: входной регистр 1, состоя.щий из регистров ло основаниям 1 1,1-2,1-3,1-4,1-8, матрица элемейтовИ первой ступени 2-1, 2-2,23, 2-4,первая группа элементов ИЛИ 3-1, 3-2,3-3, 3-4, матрице элементов И второйступени 4-1, 4-2, 4-3, вторая груйпаэлемеятов ИЛИ, 8-1, 8-2, 8-3, матрица элементов И третьей ступени 6-1,,6-2, третья группа элементов ИЛИ 7-1,7-2, матрица элементов И четвертой стулени 8, четвертая группа...

Номер патента: 656052

Опубликовано: 05.04.1979

Автор: Омельченко

МПК: G06F 5/02

Метки: двоичнодесятичного, двоичный, кода

...запоминающего устройства Группа элементов И 17 расшифровывает содержимое счетчика 16.Преобразование осуществляется путемсуммирования двоичных эквивалентов считываемых тетрад двоично-десятичного числа.Устройство работает следующим образом.В регистр числа 2 по входной шине 1последовательно разряд за разрядом, начиная со старшего, поступают двоично-деся- О тичные тетрады преобразуемого числа, Одновременно с каждой двоично-десятичной тетрадой в блок управления 4 по управляющей шине 3 поступает синхроимпульс, задающий стартстопный режим работы устройства, Блок управления 4 вырабатывает 15сигналы, обеспечивающие функционирование всего устройства. Распределитель импульсов 6 вырабатывает распределенные во времени импульсы, число которых...

Номер патента: 656053

Опубликовано: 05.04.1979

Автор: Злотник

МПК: G06F 5/02

Метки: двоичного, код, кода, перестановочный

...блока 2 и дешифратора 3 Формируют в формирователе 4 ненулевые символы Ю -2 младших разрядовперестановочного кода. Появление сигнала налюбом четном или нечетном выходе блока 2 возбуждает шину 5 или 6соответственно. При возбуждении шин5 или 6 и выхода формирователя 4 в формирователе 7 формируются ненулевыесимволы двух старших разрядов перестановочного кода. Сигналы первого Я и второго ненулевых символов возбуждают выходные шины соответственно 81- 8 П и 91- 9 пБлок преобразования младших разрядов (фиг.2) содержит дешифратор12 младших разрядов входного кода,группу элементов ИЛИ 13, первый14 и второй 15 элементы ИЛИ, которыеФормируют единичный выходной сигналпри возбуждении четного или нечетного выхода дешифратора 12.Рассмотрим работу...

Номер патента: 658555

Опубликовано: 25.04.1979

Авторы: Воробьев, Воробьева, Грехнев

МПК: G06F 5/02

Метки: грея, двоичный, код, кода

...реобр Этв двоич регистр о предляк=Да п 1 числя1(ЛИ,ем,г (Кядов таетс цель до устройс эле содерж устройства являет Недоста изкая с гаем где й- к чество образования, связа принципом работы,элелых соевига,нтов двиг цепе последовательным- тый вход кото дом- той цени с формационным вход динен с вых Ближайшиной задачи ядержаций ревходы которо шением данватель, сонь сдвига, ыходам ре 15 ин техническим ряется преобра стра, шиена сыходь к л 1 рег управляюоторого гистр и перву й подключень нала преобразования со шими входами региста пей сдвисдвигомтветствую ва ем мост щей цепи сдвига. Другое отличи тва состоит в тоод женно о устрв нем разрядр, два эдеме1-)Е, первыйск динены с вь предлчто тригг )-Л ого с ороввозмо регистра содержат та И-НЕ и...

Номер патента: 658556

Опубликовано: 25.04.1979

Авторы: Воробьев, Воробьева, Грехнев

МПК: G06F 5/02

Метки: грея, двоичный, код, кода

...либо непосредственно регистрировать (например, индицировать без дополнительных затрат логических схем, 1 Отак как для индикации можно использоватьчерез согласующие устройства непосредственно выходы разрядов 2 + (й +1) или,подав на шину "преобразование сигнал, соответствующий логическому нулю,осуществлять по синхроимпульсам последовательную выдачу кода младшими разрядами вперед, как и в известном устройстве.Отметим, что для обеспечения правиль-Оной работы предлагаемого устройства- врежиме преобразования необходимо на третий и четвертый Д-входы первого разряда подать сигналы, соответствующие логическому нулю, а на второй Д-вход податьсигнал, соответствующий логической единице. В режиме же сдвига при последовательном приеме...

Номер патента: 658557

Опубликовано: 25.04.1979

Авторы: Гладштейн, Комаров

МПК: G06F 5/02

Метки: декодирующее

...вторые входы элементов ИЛИ-НЕ первой и второй групп являются соответственно первым и вторым управлятощими входами устройства, первые выходы дешифраторов через соответствующие элементы НЕ соединены с первыми входами четвертых элементов ИЛИ-НЕ соответственно первой и второй групп, выходы которых являются соответствующими выходами устройства.На чертеже представлена структурная3 658557 первую и вторую группы элементов ИЛИ-НЕ, первый и второй элементы НЕ, выходы дешифраторов, кроме первых выходов, являются выходами устройства, входы дешифраторов соединены с выходами элементов ИЛИ-НЕ соответствующих групп, первые входы первых трех элементов ИЛИ-НЕ первой и второй групп соединены с информационными входами устройства, вторые входы...

Номер патента: 664167

Опубликовано: 25.05.1979

Авторы: Рейхенберг, Шевченко

МПК: G06F 5/02

Метки: двоично-десятичного, двоичный, код, кода

...продвигают содержимое регистра сдвига 2 на первый 15вход сумматора 1, на второй входпродвигают значение очередной коистанты Р и сдвигают иа один разрядсодержимое регистра сдвига 3. Результат сложения в каждой итерации с выхода сумматора 1 записывается младшими разрядаьж вперед в освобождающиеся при сдвиге старшие разряды ре":;гистра сдвига 2 и продвигается всторону.младших разрядов. Затем в зависимости от того, является ли оче 4редной разряд двоично-десятичного числа У в регистре сдвига 3 значащим или нет, производится либо сложение в сумматоре 1, либо переход к следующей итераЦий . Причем содержимое в регистре сдвига 3 всегда сдвигается в каждой итерации на один разряд вправо от двоичной запятой (в сторону младших разрядов),...

Номер патента: 666538

Опубликовано: 05.06.1979

Авторы: Алиев, Киясбейли

МПК: G06F 5/02

Метки: двоично-десятичный, двоичного, код, кода

...кото. рого соединен с выходом распределителя, а вто. рой вход - со вторым выходом генератора так. товых импульсов. Вход разрешения записи вы. ходного регистра соединен с первым выходом генератора тактовых импульсов.На чертеже приведена структурная схема предложенного преобразователя.Преобразователь содержит формирователь признаков поразрядных цифр 1, параллельные двоично.десятичные декадные сумматоры 2-4, регистр промежуточных сумм 5, генератор тактовых импульсов 6, распределитель 7, формирователь сигнала записи 8 и выходной регистр 9.Преобразователь работает следующим об.разом.Тактовые импульсы генератора 6 поступают иа вход распределителя 7, который поразрядно подключает входные разряды преобразуемого двоичного кода. На выходе...

Номер патента: 669352

Опубликовано: 25.06.1979

Авторы: Берштейн, Гузик, Костина, Лисуненко

МПК: G06F 5/02

Метки: двоично, двоичного, десятичный, кода, преобразования

...и вносится в регистр 5 множителя. Входная информация, вносимая вбуферный регистр 32 в виде тетрад2-10 числа, поступает через элемен)ты ИЛИ 24, задержки 33, И 15, ИЛИ 27на первый вход последовательного сумматора 30, а через элементы ИЛИ 25,И 12, ИЛИ 23 на второй вход последовательного сумматора. Полученнаясумма с выхода сумматора через элементы И 19, ИЛИ 28, элемент 34 задержки, ИЛИ 29 вносится в регистр 4множимого. Затем вырабатывается сигнал 2 (сложение), по этому сигналусодержимое регистра 4 множимого поступает через элементы И 16, ИЛИ 27 15на первый вход сумматора 30, а очередная тетрада с буферного регистра32 через элементы ИЛИ 25, И 13, ИЛИ23 поступает на второй вход сумматора30, полученная сумма через элементыИ 20, ИЛИ 29 вновь...

Номер патента: 690474

Опубликовано: 05.10.1979

Автор: Дубров

МПК: G06F 5/02

Метки: двоично-десятичный, двоичного, кода

...Счетные входы счетчиков 5, 6 и управляк)щий вход регистра 2 сослиценьг с сяицой 10 тяктовьгх импульсов.Прцгциц работьг преобразователя осно. ВЯЦ ЦС) ВЫЧ 11 ТЯЦИИ ИЗ ЛБОИЧЦОГО чИСла ЛВОИЧ- цых эквивалентов степеней десятичного чксля. Для рассматриваемого примерз преобразование трехразрядцых десятичных чисел цз исходного двоичного числа вычитаются двоичные коды чисел сто и десять. В че ырехразрядцых двоичцых счетчиках осуществляется полсчет количества Бычтенцых сэтец и десятков. Кзк только результат операции вычитания станет меньше десяти, преобразование заканчивается.П реобразов ате Бь работает следую 1 цц м образом.- г) 1) з с Б ЗВ э 5 4 В счстч 11 ки ), ( лоб)Вится(селц присутствуют разре 1 цяк)щис потенциалы), я результатопсрацци...

Номер патента: 690475

Опубликовано: 05.10.1979

Автор: Блистанов

МПК: G06F 5/02

Метки: градусов, двоично-десятичный, двоичного, код, кода, минут

...счетчика минут 4, Таким образом,в последовательности импульсов, посгупа ющей на вход элемента И 13, каждьй третийимпульс будет запрешен, что обеспечивает коэффициент пересчета 3/2.Когда двоичное число, записанное во вход.ном двоичном счетчике 2, станет равным нулю, 4 одешифратор 6 выдает запрещающий сигнал наэлемент 1, которьй прекращает подачу импуль.сов пересчета, Код, содержащийся в трех старшихразрядах 8 двоичного счетчика 2 поступает через дешифратор 7 на предварительную установку выходного двоично-десятичного счетчика градусов.Таким образом, после прекращения поступления импульсов на вход двоичного счетчика2 и двоично.десятичных счетчиков минут и градусов, в последних зафиксируется число граду.сов и минут, выраженное в...

Номер патента: 691842

Опубликовано: 15.10.1979

Автор: Дубов

МПК: G06F 5/02

Метки: двоичного, десятичный, кода

...вход 9 устройства, информационные 20входы 10 устройства, вход 11 тактовой частоты устройства. При установлении любого счетчика 5 в нулевое состояние на его выходе появится высо. ясий потенциал, на выходе соответствующего элемента И 3 перестанут появляться импульсы и, таким образом, в соответствующий разряд счетчика 7 будет добавлено число, имевшееся в двоичном счетчике. При установлении всех счетчиков 5 в нулевое состояние будут появляться сигналы на выходе элемента И 4 и продолжится дальнейший опрос двоичных разрядов преобразуемого числа. Величина за держки элемента 8 выбирается больше времени формирования импульса переполнения в разрядах десятичного счетчика 7 с тем, чтобыисключить наложение сигналов переноса с сиг Устройство работает...

Номер патента: 691843

Опубликовано: 15.10.1979

Авторы: Бахирев, Соболь

МПК: G06F 5/02

Метки: двоично-десятичный, двоичного, кода

...разрядов, подключенныхк дешифратору 20, второй группы, например, разрядов 2 з, 2 з, 2" и 2, как показано на чертеже.При наличии "1" во всех этих разрядах или хотя бы в одном из них дешифратор 20формирует только один импульс на том одном выходе, который соответствует сумме весов тех разрядов из всех опрашиваемых, которые имеют состояние "1". Под воздействием этого импульса шифратор б устанавливает в двоичных 1 О счетчиках 7 числа, соответствующие сумме весов одновременно опрашиваемых и имеющих единичное состояние разрядов двоичного кода. Как только состояние любого из двоичных счетчиков 7 станет не нулевым, первый эле. мент 4 И закроется и дальнейший опрос разрядов двоичного кода прекратится. При этом триттеры второй группы 21...

Номер патента: 691844

Опубликовано: 15.10.1979

Авторы: Королева, Шурмухин

МПК: G06F 5/02

Метки: двоично-десятичный, двоичного, кода

...имеют веса5 691844тенциала с выхода элемента 3 (7 й разряд 9, 10 и элемента И-НЕ 7 поступают сигналы,двоичного числа отсутствует) с выхода эле несущие значения 2, 2, 2 соответственно.мента И-НЕ 2 поступает. запрещающий потен Преобразование двоичного кода в двоично.пиал на инверсный вход элемента И - НЕ 5 и . десятичный осуществляется .следующим обра.разрешающие потенциалы на элементы ИЛИ - НЕ 5 зом,8 и.9Разряды преобразуемогодвоичного числа(На выход сумматора 1 по модулю десять поступают на сумматоры первого яруса преоб.с выходов элементов ИЛИ - НЕ 8 и 9 посту разования.лают сигналы, несущие значение 2.10 и 26,.. На 1 й сумматор. первой ступени преобразо.вания ф фиг, 1) поступают 3 старших разПри наличии только 8.го (2 ) разряда, ряда...

Номер патента: 699519

Опубликовано: 25.11.1979

Автор: Омельченко

МПК: G06F 5/02

Метки: двоично, двоичных, десятичные, преобразования, чисел

...разряда;- десятичная цифра.Устройство работает следующим образом.По шине 1 поступает сигнал, который запускает блок 2 управления, вырабатывающий сигналынеобходимые для автономного функционирования устройства.Одновременно по входной шине 15 поступает преобразуемое двоичное число. Регистр 14 сдвига обеспечивает хранение и выдачу на З-й вход блока 5 сравнения исходного двоичного числа, в далее частичных разностей Л 1 . Нв первый вход блока сравнения в каждом цикле подаются поочередно девять двоичных эквивалентов десятичных чисел вида3 "=о цо-")1Эти эквиваленты вырабатываются первым формирователям 5 эквивалентов, Выборку эквивалентов осуществляет блок 2 управления. В исходном положении блок 2 управления установлен на выборку...

Номер патента: 699520

Опубликовано: 25.11.1979

Автор: Омельченко

МПК: G06F 5/02

Метки: двоично-десятичный, двоичного, кода

...используется метод последовательного умножения двоичной дроби на постоянную величину 10/16, т,е. 0,1010, вьщеления иэ полученного произведения старших четырех разрядов, представляющих тетраду старшего разряда двоично-десятичной дроби, а младшие разряды произведения вновь умножаются на 0,1010.Предлагаемый преобразователь работает следующим образом.Двоичная дробь, подлежащая преобразованию, вводится в регистр 7 сдвига по входной шине 25 (последовательным или пареллельным кодом), старший разряд г 1 -разрядной двоичной дроби находится во втором справа разряде сдвигаю- щего регистра, младший разряд в крайнем левом разряде регистра, а первый разряд (справа) регистра, находится в нулевом состоянии. Сигнал, поступающий по управляющей шине 1,...

Номер патента: 700861

Опубликовано: 30.11.1979

Авторы: Закидальский, Можчиль, Синьков

МПК: G06F 5/02

Метки: дополнительного, кода, формирования

...формирования дополнительногокода, содержащее элемент неравнозначности иэлемент задержки, причем вхоц устройства подключен к первому входу элемента неравнознач;ности, выход которого соединен с,выходом.устройства, введен элемент ИЛИ, входы кото.рого соединены с входом устройства и выходом элемента задержки, а выход - с входомэлемента задержки, второй вход элемента неравнозначности подключен к выходу элемента задержки,На чертеже изображена функциональная схема устройства для формирования дополнительного кода.Устройство для формирования дополнитель.ного кода содержит элемент ИЛИ 1, элемент 2задержки на один такт, вход которого соединенс выходом элемента ИЛИ 1, и элемент 3 нерав.нозначности, соединенный первым входом с входом устройства, а...