Преобразователь кода грея в позиционный код

Союз СоветскихСоциалистическихРеспублик ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ и 883892по делам изеоретеиий и атирытий(54). ПРЕОБРАЗОВАТЕЛЬ КОДА ГРЕЯ В ПОЗИЦИОННЫЙ КОДИзобретение относится к аь оматике и вычислительной технике и жжетбыть использовано при построен.ипреобразующих устройств, в частности к аппаратуре автоматического управления положением проходческих машин,Известен преобразователь кодаГрея в двоично-десятичный код, содержащий группы полусумматоров, регистр сдвига, состоящий из тетрад,и группу блоков коррекции 11.Недостаток известного устройствасостоит в невозможности преобразования в другие позиционные коды и внизком быстродействии.Наиболее близким к предлагаемомупо технической сущности и схемномупостроению является преобразователькода Грея в позиционный код, содержащий группу из (и)-го элементаИСКЛНЧА 10.1 ЕЕ ИЛИ, где и - число разрядов преобразуемого кода, первыевходы которых соединены с входами преобразователя, и регистр результата, вход первого разряда которого соединен с выходом первого элемента ИСКЛЛЧА 0 ЩЕЕ ИЛИ группы, второйвход 1-го (1=2)(и) элемента ИСКЛпЧА.ОЩЕЕ ИЛИ группы, соединен с выходом (1+1)-го элемента ИСКПОЧАИЩЕЕИЛИ группы, второй вход (и)-гоэлемента ИСКЛИЧАЮЩЕЕ ИЛИ группы соединен с входом п-го разряда преоб Оразователя 2.Недостаток известного преобразователя состоит в большой сложности и,как следствие 1 низкой надежности.Цель изобретения - упрощение преобразователя и повышение надежности.Поставленная цель достигаетсятем, что преобразователь кода Грея впозиционный код, содержащий группу из 20(и) -го элемента ИСКЛЯЧАИЩЕЕ ИЛИ(1=2,(п), где и - число разрядов преобразуемого кода, первые входы которых соединены со входамн преобразователя и регистр результата, вход пер 8838ного разряда которого соедицец с выходом первого элеглецта ИСКЛЮЧАЮЩЕЕИЛ 11 группы, второй вход 1-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ группы соединенс вьгходом (1+1)-го элемента ИСК 1 Р)- 5ЧА 1 ОЩЕЕ ИЛИ группы, второй вход (и 1)-го элемента ИСКЛЮЧАПЩЕЕ ИЛИ группы соединен с входом и-го разрядапреобразователя, содержит (и) суммирующих блоков, (и) блока вычисления значения разряда, два элемента НЕ и группу из (и)-х элементов НЕ, вход 1-го элемента НЕгруппы(=1(и-г 1) соединен с выходом)-го блока вычисления значения разряда и с первым входом 1-го суммирующего блока, второй вход которогосоединен с выходом+1)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ группы и с первымвходом 1-го блока вычисления значения20разряда, второй и третий входы которого соеДинены соответственно с первым и вторым выходами (1+1)-го суммирующего блока, первый выход которого соединен с третьим входом 1-госуммирующего блока, первый и второйвыходы первого суммирующего блокасоединены соответственно с входамивторого и третьего разрядов регистра результата, выход 1-го элемента30НЕ группы соединен ео входом (1+3)-горазряда регистра результата, выход(и).-го блока вычисления значенияразряда соединен со входом и-горазряда регистра результата и черезпервый элемент НЕ - с первым входом (и"3)-го суммирующего блока,второй вход которого соединен с выходом (и)-го элемента ИСКЛОЧА 1 ОЩЕЕ ИЛИ группы и с первым входом(и)-го блока вычисления значения40разряда, второй вход которого соединен с выходом (и)-го элемента ИСКЮЧАЮЩЕЕ ИЛИ группы и с третьимвходом (и)-го суммирующего блока,третий вход (и)-го блока вычисления значения разряда соединен с входом и-го разряда преобразователя,выход второго элемента ИСКЛЮЧАЮЩЕЕИЛИ группы через второй элемент НЕсоединен с четвертым входом первого Мсуммирующего блока и со вторым входом первого элемента ИСКЛгОЧА 1 ОЩЕЕ ИЛИгруппы.При этом в преобразователе блоквычисления значения разряда содер- Ижит первый и второй элементы И-НЕвыход второго элемента И-НЕ является выходом блока цьгчислеция значения 92разряд, а перв гй вход соедццец с выходом первого элемент И., первыц и второй входы которого являются соответственно первым ц вторым входами блока вычисления значения разряда, третий вход которого соединен с вторым входом второго элемента И-НЕ, второй элемент И-НЕ в (и)-м блоке вычисления значения разряда заменен на элемент ИСКЛОЧА 1 ОЩЕЕ ИЛИ.Кроме того, в преобразователе суммирующие блоки содержат элемент И-НЕ и два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы которых являются соответственно первым и вторым выходами суммирующего блока, первый вход элемента И-НЕ является первым входом суммирующего блока и соединен с первым входом первого элемента ИСКЗЯЧАОЩЕЕ ИЛИ, второй вход которого во всех суммирующих блоках, кроме первого, является вторым входом суммирующего блока и соединен со вторым входом элемента И-НЕ, второй вход элемента И-НЕ первого суммирующего блока является вторым входом суммирующего блока, второй вход второго элемента ИСКЗгОЧАЮЩЕЕ ИЛИ является третьим входом суммирующего блока, второй вход первого элемента ИСКГгОЧАЮЩЕЕ ИЛИ в первом суммирующем блоке является четвертым входом суммирующего блока.На чертеже представлена блок-схема преобразователя.Преобразователь кодов содержит регистр 1 результата, входы 2 преобразователя, блоки 3-5 вычисления значения разряда, суммирующие блоки 6-8, соединенными поочередно-последовательно, причем выходы каждого блока. вычисления значения разряда соединены еще и с соответствующими входами регистра 1 результата, группу 9 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, содержащую (и) элемент, где и - число разрядов преобразуемого кода, группу 10 из элементов НЕ, содержащую (и-ч) элемента, элементы НЕ 11-1:Блоки вычисления значения разряда содержат элементы И-НЕ 13-15, причем блок вычисления значения разряда с первого по (и)-ый содержат еще вторые элементы И-НЕ 16-17, а (и)-ий блок содержит элемент ИСКПОЧАЮЩЕЕ ИЛИ 18.Суммирующие блоки 6-8 содержат элементы И-НЕ 19-21, первые элемецты ИСКЛЮЧАЮЩЕЕ ИЛИ 22-24 и вторые элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 25-27.5 ЯНа чертеже представлен пример реализации шестиразрядного преобразователя кода. На входы преобразователя поступает код Грея, что позволяет максимально задавать 47 единиц. При цене младшего разряда равной 10 мин максимальное значение угла равно 7 а 50Предлагаемый преобразователь осуществляет двухэтапное преобразование входного кода Грея в двоичный код, а затем в позиционный код со следующими значениями весов разрядов 24, 12, 6, 4, 2 и 1.Преобразователь работает следующим образом.Сигнал младшего разряда кода Грея группой 9 элементов ИСКЛЧЧАИЩЕЕ ИЛИ преобразуется в инверсный сигнал двоичного кода и поступает на вход младшего разряда регистра 1. Остальные сигналы преобразуются в двоичный код и поступают на входы с весами 2Г ,2 блока 3 вычисления значения разрядов и суммирующих блоков 6-8 соответственно.В таблице представлены сигналы на выходах блоков 3-5 и суммирующих блоков 6-8 в зависимости от комбинаций сигналов "1" и "0" на их входах.Если на три входа блока 3 поступавт сигналы "110" соответственно, то с его выхода сигнал "0", инвертированный элементом НЕ 11 и сигнал ч ипоступавт на вход старшего раз-ряда регистра результата и на первый вход суммирувщего блока 6, на третьем входе которого будет сигнал ч1 , такои же, как и на втором входе блока 3, а на третьем входе, как и на первом входе 3 - "0", т.е. на трех входах суммирующего блока 6 будет "110". Тогда с первого суммирувщего блока 6 сигнал "1" поступает на второй вход блока 4, а со второго выхода "0" - на третий вход блока 4, На третий вход суммирующего блока также поступает "1". При по - ступлении сигнала "0" с входа с весом 2 на первыи вход блока 4, второй вход суммирующего блока 7 и на входах блока 4 окажутся сигналы "ОО", а на выходе - "1", которая поступает на первый вход суммирующего блока 7, на входах которого окажется "1 О", а на выходах - "0" ич чсоответственно. Выходные сигналы суммирувщего блока 7 поступаютна соответствующие входы блока 5у и суммирующего блока 8, на входахкоторых окажутся "010" и "110"соответственно. Выходные сигналы"1" блоков 4 и 5 инвертированныеэлементами НЕ 10 поступают на соответствующие входы регистра результата, а выходные сигналы суммирующего блока 8 поступают на соответствующие входы регистра 1.Для измерения угла в больших пре"1 у делах преобразователь кода строится на таких же блоках вычислениязначений разрядов и суммирующихблоках, которые могут строиться и надругих , различным образом соединенных элементах, Оптимальньщ является решение, когда блоки 3-5 и суммирующие блоки выполнены на двухвходовых элементах И и ИСКЗМЧАЮЩИХ ИЛИ,а для преобразования двоичного кодаи в двоична-десятичный на трехвходоцых элементах,Наличие блоков 3-5 и суммирующихблоков и соответствующих связей дает возможность повысить надежностьпреобразователя за счет простоты,сравнительно малого количества элементов и связей. Например, для преобразования двоичного кода в двоично-десятично-шестиричный известнымпреобразователем необходимо 47 элеЗЗментов пяти типов, что составляет25 корпусов, например, серии (176) .Каждый элемент имеет от 3 до 12 линий связи с другими элементами в общей сложности 188 линий связи, в то40время как предлагаемое устройствореализуется схемой, которая включает24 элемента трех типов, заключенныхв семи корпусах, и всего 33 линиисвязи.В случае увеличения числа разрядовпреобразуемого кода количество элементов и связей для известного устройства растет по экспоненте, а в предлагаемом устройстве - линейно. Кроме того, предлагаемое устройствопросто в изготовлении и компактно за счет того, что может быть выполнено на элементах трех типов, которые заключены в семи корпусах.о о о о Формула изобретения 30 аПреобразователь кода Грея в позиционный код, содержащий группу из (и)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ (1=2-.(и), где и - число разрядов преобразуемого кода, первые входы которых соединены со входами преобразователя и регистр результата, вход первого разряда которого соединен с выходом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ группы, второй вход 1-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ группы соединен с выходом (1+1)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ группы, второй вход (и)-го элемента ИСКЛЮЧАЮЩЕЕ40 :.ИЛИ группы соединен с входом и-го ; разряда преобразователя, о т л и - ч а ю щ и й с я тем, что, с целью упрощения преобразователя и повьппения его надежности, он содержит (и) суммирующих блоков, (и) блока вычисления значения разряда, два элемента НЕ и группу из (и)-х элементов НЕ, вход 1-го элемента НЕ группы (1=1-:и) соединен с выходом 1- го 0 блока вычисления значения разряда и с первым входом 1-го суммирующего блока, второй вход которого соединен с выходом (+1)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ группы и с первым вхо-ъЗ дом 1-го блока вычисления значения разряда, второй и третий входы которого соединены соответственно с первым и вторым выходами (+1)-го суммирующего блока, первый выход которого соединен с третьим входом 1-госуммирующего блока, первый и второйвыходы первого суммирующего блокасоединены соответственно с входамивторого и третьего разрядов регистра результата, выход 1-го элементаНЕ группы соединен со входом +3)-горазряда регистра результата, выход(и)-го блока вычисления значенияразряда соединен со входом и-го разряда регистра результата и через первый элемент НЕ - с первым входом(и)"го суммирующего блока, второйвход которого соединен с выходом(и)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИгруппы и с первым входом (и)-гоблока вычисления значения разряда,второй вход которого соединен с выходом (и)-го элемента ИСКЛЮЧАЮЩЕЕИЛИ группы и с третьим входом (и)-госуммирующего блока, третий вход(и)-го блока вычисления значенияразряда соединен с входом и-го разряда преобразователя, выход второгоэлемента ИСКЛЮЧАЮЩЕЕ ИЛИ группы через второй элемент НЕ соединен с четвертым входом первого суммирующегоблока и со вторым входом первогоэлемента ИСКЛЮЧАЮЩЕЕ ИЛИ группы. 2. Преобразователь, о т л и ч аю щ и й с я тем, что в нем блоквычисления значения разряда содержит первый и второй элементы И-НЕ, выход второго элемента И-НЕ является выходом блока вычисления значения разряда, а первый вход соединен с выходам первого элемента И-НЕ, первый и второй входы которого являются соответственно первым и вторым входами блока вычисления значения разряда, третий вход которого соединен с вторым входом второго элемента И-НЕ, второй элемент И-НЕ в (и"3)-м блоке вычисления значения разряда заменен на элемент ИСКЗИЧАИЩЕЕ ИЛИ.3. Преобразователь по пп. 1 и 2, о т л и ч а ю щ и и с я тем, что в нем суммирующие блоки содержат элемент И-НЕ и два элемента ИСКПОЧАЮЩЕЕ ИЛИ, выходы которых являются соответственно первым и вторым выходами суммирующего блока, первый вход элемента И-НЕ является первым вхо. - дом суммирующего блока и соединен с первым входом первого элементаИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого во всех суммирующих блоках,кроме первого, является вторым входом суммирующего блока и соединенсо вторым входом элемента И-НЕ,второй вход элемента И-НЕ первогосуммирующего блока является вторымвходом суммирующего блока, второй1 О вход второго элемента ИСКЛЮЧАЮЩЕЕИЛИ является третьим входом суммирующего блока, второй вход первогоэлемента ИСКЛЮЧАЮЩЕЕ ИЛИ в первомсуммирующем блоке является четвертым1 З входом суммирующего блока.Источники иноформации,принятые во внимание при экспертизе1. Авторское свидетельство СССРпо заявке У 2198115/24,2 О кл. 6 06 Е 5/02, опублик, 1976.2. Патент Франции У 1594724,кл. 6 06 Г 5/00, опублик. 1972Составитель Н.1 ЦеробановаРедактор Н.Рогулич Техред А. Савка Корректор Г.11 азаро3 2/ Тираж 748 1023 ого ний лиал ППП "Патент", г, Ужгород, ул. Проектная 4 73НИИПИ Госпо дела13035, Ио арствен изобрет ва, ЯПодписноемитета СССРткрытийская наб., д. 4/5