G06F 5/02 — G06F 5/02

Номер патента: 560222

Опубликовано: 30.05.1977

Автор: Бутков

МПК: G06F 5/02

Метки: грея, двоичного, код, кода, обратно, преобразования

...в которых код равен единице. Подключенные к выходам триггсров 2 формирователи 3 вырабатывают импульс при каждой смене состояния соответствующего триггера независимо от того, изменилось ли это состояние из нулевого в единичное, или, наоборот, из единичного в нулевое. Формирователь 3 может быть выполнен не только по активной, но и по пассивной схеме, например он может состоять из двух дифференцирующих цепочек, одна из которых подключена к единичному, а другая - к нулевому выходам триггера 2. В этом случае выходы дпфференцирующих цепочек объединяются схемой ИЛИ, выход которой подключается к соответствующему элементу И 5. Импульсы с выходов формирователей 3 проходят через элементы И 5, если в этот момент на управляющем входе 6 действует...

Номер патента: 561957

Опубликовано: 15.06.1977

Авторы: Герцовский, Мухортов, Орехов

МПК: G06F 5/02

Метки: кодов

...на величину корректи рующего числа, Например для первой анализируемой тетрады, если число,в этой тетраде больше 4, оно корректируется на 3, т. е.к нему прибавляется 3 в двоичном коде, а для второй анализируемой тетрады, если чи сло в трех младших разрядах больше 2, номеньше 6, к нему добавляегся число 1 в двоичном коде, После того, как число введено в регистр 1, в первой анализируемой тетраде 2 оказывается записанньвм двоично-десятич ный код единиц секунд, а в трех младпгих ветствующего элемента И коммутационной схемы, выход коммутационной схемы соединен со входом регистра 1.Корректор времени 8, представленный на фиг. 2, состоит из дешифратора 10 корректируемых состояний и схемы 11 добавления числа 1 в двоичном, коде.Преобразователь...

Номер патента: 561958

Опубликовано: 15.06.1977

Автор: Авсаркисян

МПК: G06F 5/02

Метки: двоично-десятичный, шифратор

...последовательном тельное выполнение операции образования параллельного ательный приводит к снижевня устройства.тення является упрощение и родействия шифратора, выраследовательные двоичные котсел.вятый ключ подключены к выходу шифратора.На чертеже представлвна схема двоичнодесятичного шифратора.Он содержит ключи 1, соединенные с выходом 2 шифратора, тактовый вход 3, кольцевой четырехразрядный регистр сдвига 4, логические элементы И 5, 6, 7, инвертор 8.Работает шифратор следующим образом.В начальном состоянии (до,подачи тактовых импульсов) в первом разряде регистра 4 записана единица, а в остальных разрядах - нули, При подаче тактовых импульсов эта единица сдвигается в сторону второго, третьего и четвертого разрядов,...

Номер патента: 568398

Опубликовано: 05.08.1977

Авторы: Анджело, Джиовани, Франко

МПК: G06F 5/02

Метки: запятой, мантиссы, переводе, плавающей, показателя, разделения, систему, системы, фиксированной, числа

...И 12 яОиодссищииеи ко входу регистра 2. Элементй Е 2 уиравияется выходом триггера 6, который устанавливается в "1", когда бит зааатой сжержится в ячейке 3 регистра сдвига 3,3ЖТуаптер. 5 установлен в 1", когдабинг эааитой содержится в ячейке 3 регистра сивилла 3,.Выход регистра 4 присоединен ко входу .регистра 1 через элемент И 8, управля 36емый сигналом, генерированным триггером5 и синхрониэирующимсигналом с выходагенератора 7.Устройство работает следующим образом. 35До запуска устройства число, подлежащее преобразованию, помещается,в регистре 1. В начале выполнения разделения порядка и мантиссы содержимое регистра 1передается в регистр сдвига 3 и переэаписывается в регистр 1 через элемент И 9.Все десятичные цифры...

Номер патента: 572780

Опубликовано: 15.09.1977

Авторы: Байков, Пикулин

МПК: G06F 5/02

Метки: выполнения, запятой, операции, плавающей, потенциирования

...аргумент Х в форме с плавающей запятой по шинам 13 и 14. В зависимости от содержимого триггера знака порядка аргумента 12 формнрустся порядок функции в регистре порядка результата 11.При положительном значении в триггере 12 порядок результата равен целой части аргумента Х. Для этого аргумент передается вначале из регистра 4, а затем содержимое старших разрядов аргумента из регистра 4 в регистр 11. В случае, если значение в тритгере 12 отрицательно, то целая часть аргумента равна нулю, регистр 2 остается в нулевом состоянии, а в счетчик 9 передается содержимое регистра 10.Затем в регистр 2 заносится число 0,5 по шине 15, а в регистр 1 из регистра 4 передается сдвинутое значение аргумента. На каждом шаге итерационного процесса производится...

Номер патента: 572781

Опубликовано: 15.09.1977

Автор: Розов

МПК: G06F 5/02

Метки: двоично-десятичных, двоичные, чисел

...1 на считывание из блока 2 соответствующего эквивален га (10А) .Количество двоичных эквивалентов определяется разрядностью десятичных чисел. Выбранный двоичный эквивалент поступает параллельным кодом на вход сдвигателя 5 и используется далее в качестве слагаемого в накапливающем сумматоре 6, формирующем двоичный код чисел. Сдвигатель 5 в частном случае реализован по схеме четырехвходового коммутатора для каждого двоичного разряда, на информационные входы которого заведены соответствующие разряды двоичного эквивалента, дающие на выходе схемы по сигналам блока управления 4 параллельный код двоичного эквивалента без сдвига или со сдвигом кода на 1, 2 или 3 разряда в сторону старших разрядов. Блок управления 4, производя анализ...

Номер патента: 572782

Опубликовано: 15.09.1977

Авторы: Белоногов, Коган

МПК: G06F 5/02

Метки: веса, генератор, кода, п-разрядного, постоянного, троичного

...генератора 1 п-разрядного двоичного кода веса пгь и ко второй группе входов 1", 2", , (и - ть)" блока сдвига.Выходы блока 4 сдвига соединены с выходными шинами 7, 7 символов 2 устройства.Блок сдвига содержит элементы И, ИЛИ,НЕ. Первые входы элементов И, ь=1, 2, ,и, /=1, 1+1, ., п - ть - А 1+ь соединены с входом 1 первой группы входов через ипверторНЕ, а первые входы элементов И 11 - непосредственно. Вторые входы элементов И 11, Ипервого ряда соединены с /"-и во второй груп 30пе входов блока 4 сдвига, элементы Иь, Иькаждото последующего ряда - с выходамиэлементов Иь, 1,;, Иь, 1,; 1 каждого предыдущего через элементы ИЛИ. Выходы элементовИ 44 соединены с выходами блока 4 сдвига.В каждом состоянии генератора 1 1 г-разрядного двоичного...

Номер патента: 577524

Опубликовано: 25.10.1977

Авторы: Розов, Чеклин

МПК: G06F 5/02

Метки: двоично, двоичного, десятичный, код, кода, смешанных, чисел

...лля автономного функционированияпреобразователя, и пересылает их в блок 2формирования сигналов. Сигнал с выходаблока 2 переводит переключатель эквивалентов 3 на считывание из запоминающего блока 4 соответствуюцего эквивалента десятичных чисел (в начале преобразования -старшего, то есть при И=1), двоичный параллельный код которого йоступает на входсумматора-вычитателя 5 и служит при на -хождении данной тетрады делителем. Одновременно на другой вход сумматоравычита 10теля 5 в первом такте - преобразования подается через сдвигатель 6, управляемый блоком 2, двоичный параллельный код входнойинформации, который берется делимым (вдальнейшем,1 делимым является предыдушийостаток). Блок 2 разрешает в первом тактепреобразования вычитание...

Номер патента: 581469

Опубликовано: 25.11.1977

Авторы: Викторов, Остафин, Романкевич, Яцунов

МПК: G06F 5/02

Метки: большим, код, кода, основанием

...которого подсоединены к входам вычитаемого вычитателя 3, Выходы вычитателя подключены к выходам ячейки б, 7, Выход б каж-З) дой ячейки 1 матрицы подключен к вхб-. ду 5 соседней справа ячейки по стро-, ке, а выход 7 каждой ячейки матрицы подсоединен к входу 4 ячейки соседней снизу по столбцу. Выход б ячеек пос ледних в строке подключены к входу 4 последней ячейки соседней снизу строки. Входы 5 ячеек 1-го столбца подсоединены к входным шинам 8 преобразователя кодов, авыход 7 ячеек последней ЭВ строки - к выходным полюсам 9 преобразователя кодов, кроме того, вход 4 ячейки первой строки подключен к входной шине 8, а выход б последней ячейки. последней строки - к выходным шинам 9. 3 Устройство ра У разом.На входные шины преобразователя...

Номер патента: 583427

Опубликовано: 05.12.1977

Авторы: Грехнев, Лысенко

МПК: G06F 5/02

Метки: градусов, двоично-десятичный, двоичного, код, кода, минут

...двоичные счетчики 1,3 и вычитатель 2 20находится в нулевом состоянии.После записи в них преобразуемого числас выхода дешифратора старших разрядов 4или элемента ИЛИ 5 (в зависимости от величины преобразуемого числа) через элемент 25И 7 выдается сигнал запрета на элементИ 9, а на элемент И 8 - сигнал разрешения.Кроме того сигнал разрешения поступает навходы вычитания вычитателя 2, что соответствует вычитанию двоичного числа 111100. ЗОДешифратор младших разрядов 6 выдает наэлемент И 10 сигнал разрешения. ЭлементИ 10 открывается,и последовательность иь+.яульсов с генсратора импульсов 14 поступает одновременно на двоично-десятичный 55счетчик градусов 13 и вычитатель 2. С приходом каждого импульса издвоичного счетчика 3 и вычитателя 2...

Номер патента: 583428

Опубликовано: 05.12.1977

Авторы: Дугин, Шапиро

МПК: G06F 5/02

Метки: двоичного, десяитичный, кода

...с оыходаЛИ трГГерОО тотрашц,Вылоды трех разрядоо сумлсатора соеди 25ноны с уцрсНпсюцИли вхопали трех староихразрядов тет 1 йш,с,Ороые входы сумматоров соецшены с выходами трех мпапцихра:рядов тет 1 ад Вторые входы гиух мпадшх рзрядоо суллатора соепнецы с выходом пог ического элелОпта 21-ЗИЛИ. ВхоШ, ПОГЕСКОГО ЭЛЕМЕНТа СОЕДИНЕНЫ С СООТоетстоуюцИми выходами три 1 Герон тоташА,1 реобразооатель работает спедукхцим обРзол, 35ЛионНый коп поспепооатсшысо поступаетнс Нх Од перо ОГО разр я 1 а те тра шначинаясо стгрцх рскрядов, Ес 1 в тетраде илсеетфщф ся число, которое не превышает значения 0100(4), то с выхода логического эпелсента 2 И-ЗИЛ н сумлсатор поступает число 000, которое суммируегся с испол поступающим на сумматор с трех младших...

Номер патента: 584308

Опубликовано: 15.12.1977

Авторы: Ковальчук, Компанец, Сагайдачный

МПК: G06F 5/02

Метки: дешифратор

...Н 1 .црцмср и бц) 1 тслсм 2, (. цыходд это О цзбцр 111 с л 51 им цул 1 с ц)оде(1 с 1 цроц 11 ц и 1 ц цр( О Ос)рс.Оц(1 тсэ(см 5 Осуцдст ц(1 вход элсмсцтдИ 8. Если в этот момент цд остдлшце входы эОй (хемы поступает си ц(1) з 1 црстт с выхода других элементов И первой группы, например, в результате воздействия ца вход дешц фратора импульсных помех, сигнала ца в 1 ходе элемента 8 це возникает.Так как длительность частотного импульсакодированного сигнала в 6 - 7 раз больше импульсной помехи, после прекращения послед- О ней на выходе элемента 8 немедленно возникает полезный сигнал, который через элемент НЕ 11 блокирует входы остальных элементов И первой группы; с другой стороны, через элемент ИЛИ 23 сигнал поступает на элемент 5 24...

Номер патента: 590727

Опубликовано: 30.01.1978

Авторы: Вишняков, Пешков, Сухомлинов

МПК: G06F 5/02

Метки: двоично-десятичного, двоичный, кода

...равен 25, поэтому 2 подается в (с - 1)-ю тетраду, а 5 - в590727 Триада Выходнойдвоичный кодТетрада сотенТетрадаТетрада десятков,единигг ахов Т.,0 0 О 0 0 О 1 1 СО 0 100 01 0101 0000 3 0000 , 0001 0011 1 111001 01111001 00000000 0010 0000 , 00000000 1 , ,1 1101111001 25 СССР СССР г-ю тетраду. Второй младший разряд (г - 1)-й тетрады имеет вес 20 по отношению к г-й тетраде. После сдвига этот вес равен 5, поэтому на дешифратор г-й тетрады подается код 5. Веса старших разрядов г-й тетрады 5 равны соответственно 8 и 4, поэтому с учетом сдвига они подаются соовветственно как 2 и 1 на входы дешифратора г-й тет,рады.По тактирующему сигналу во всех тетра дах устанавливается код, равный суммме кодов, поданных на входы соответствующих...

Номер патента: 591853

Опубликовано: 05.02.1978

Автор: Бодаревский

МПК: G06F 5/02

Метки: кода

...5 закрывает первый элемент 11 2. При згхзз в счстчике 4 фцкси ес 51 Выходное 1 цсло Б дзоцчР 10.десятР 1 чцом кодс, умноженное ца масштабизуо 1 цРй коэффициент К код которого устанавливается ца шинах 14 и 11.1-а 1;рцхер. прц К = 5/32 перед преобразованном 1.а управляющую шину 11 подается сигнал 0 (1;1 к как К(1), а на внешние шины 4-д 1 оичны 1 й код дробной части числа К, т. е.0,0001. Это число будет добавляться в сум матор 7 при поступлении на его управляющий вход каждого импульса первой серии. Прц этом число цх 1 ц.1 со 1 з переполнения сумматора 7, а следователи,цо, и число счетных импульсов первой серии на выходе зторого элемента И 6 буде 1 цроцоРциоцально К.На фиг. 2 эгнора 16 изображает импульсы ца входах цакапливгцощего...

Номер патента: 594499

Опубликовано: 25.02.1978

Авторы: Бешенков, Буратов, Федоровский

МПК: G06F 5/02

Метки: дешифратор

...выходных схем совпадения.На чертеже представлена структур Б кая электрическая схема дешифратора.Он содержит усилитель 1 мощности, частотные избиратели 2-6, детекторные преобразователи 7-11, элементы НЕ 12- 16, схемы 17-21, 22, 23.-27 совпадения, 3) 53) УДК 681.325 (088.8)ментом появления второго кодового импульса, Выходы первого и второго формирователей импульсов соединены с элементом И 68.Если интервал между кодовы ми импульсами соответствует заданному5 (т.е. имеет место полезный сигнал), на выходе элемента И 68 возникает сигнал 1. Этот сигнал запускает третий формирователь импульсов 67, который Формирует импульс длительностью, равной длительности второй кодовой посылки. Третий формирователь импульсов соединен с выходами выходных...

Номер патента: 594500

Опубликовано: 25.02.1978

Авторы: Гилевич, Костяшкин, Остриков, Фролов

МПК: G06F 5/02

Метки: классов, код, кода, остаточных, позиционный, преобразования, системы

...следующим образом.г сЦ 500 Формула изедбретения Составитель Б. БурцевТехред О. Луговая .,орректор Л, Небола Тираж 828 Подпнсиое Редактор Н. РазуюоваЗаказ 839/48 ПНИИПИ Государственного комитета Совета Министров СССР по делаю изобретений и открытий3035, Москва, Ж 35, Раугцская наб., д. 4/5(Х 1, -- значение 1-го числа в снстеме остаточных классов.Первым тактирующим импульсом по первому н второму управляющнм входам устройства3 н 4 через первую н вторую группы элементов И 1, 2 с информационного входа 2 врегистры б, 7 запнсывается начальное значениеЯ дд.) С регистра 6 через второй децнфратор 8 первое число подается на вычитатель 5.С регистра 7 через третий дешифратор 9 то жесамое число подается на вычитатель 5.Вторым тактирующим...

Номер патента: 598066

Опубликовано: 15.03.1978

Авторы: Беляков, Журавлев

МПК: G06F 5/02

Метки: дешифратор

...эле 1 г,4у стробцровацця 6, входные кодовые1 2 47, выходные шццы Ь - 8, к о е л на трт мецто ментоИ-НЕ Изобретение относится к цифровой вычисительной технике и может быть использоано в узлах и устройствах управления устойств вычислительных систем и цифровой а томатики,Известен дешифратор, содержащий входной регистр и группу элементов И, входы которых соединены с выходами входного регистра 1 Ц. Этот дешифратор имеет низкое быстродействие и относительно большое количество управляюших шин. Наиболее близким к изобретению техническим решением является дешифратор, содержаший и-разрядный входной регистр, выходные элементы И-НЕ и шину стробирования, соединенную с первыми входами выходных элементов ИНЕ 12, Он имеет также относительно низкое...

Номер патента: 599262

Опубликовано: 25.03.1978

Авторы: Ивенский, Пономарев

МПК: G06F 5/02

Метки: дешифратор, команд

...дец.ифратор команд вначале поступит вторая стартовая посылка, которая запретит прием следующей посылки старта.С приемом первой посылки символа А (первый разряд кода команды) через элемент ИЛИ 16 на первый синхронизируюший вход регистра сдвига поступает сигналтакт 1, после которого на первом выходе регистра сдвига 5 появляется сигнал, поступающий на первый вход элемента И 10 нечетного (первого) разряда. Если первый разряд имеет значение единицы (посылка 1 А), то на выходе элемента И 1 О появится сигнал единицы, который поступит на единичный вход триггера 19 (фиксация первого разряда кода команды); если посылка первого разряда имеет нулевое значение (ОА), то триггер 19 останется в нулевом состоянии. Кроме того, посылки символов А:...

Номер патента: 599263

Опубликовано: 25.03.1978

Авторы: Горбань, Коржов, Степанов, Утиркин

МПК: G06F 5/02

Метки: двоично, двоичного, десятичношестидесятиричный, код, кода, преобразования

...и при а;: 1. В остальных случаях при э; : 1 ко входному числу добавляется 6. При а0 поступающее на сумматор число проходит через сумматор без изменений.Рассмотрим работу устройства при входном двоичном коде 11111. В этом случае со всех выходов регистра на устройство поступают единицы, причем на сумматор 1 поступают числа 01 и 11. Старшге два разряда числа с выходов сумматора 1 поступают на сумматор 2, на который подключен также выход третьего разряда регистра. Младший разряд суммы с выхода сумматора 1, а также первый и второй разряды регистра подключены на дешифратор 8. Таким образом, с выхода 1 каскада ( см. чертеж) пОступает код 100 1110/01 1000+ + 11 0110 - 180 + 360 . Полученный код сдвигается на один разряд вправо (делится на 2),...

Номер патента: 601688

Опубликовано: 05.04.1978

Авторы: Гилевич, Костяшкин, Фролов

МПК: G06F 5/02

Метки: классов, код, кодов, остаточных, позиционных, системы, сок

...управляющего входа 6 преобразователя навторые входы группы элементов И 3 числоМ н входов 5 через группу элементовИ 3 поступает на входы группы сумматоров 1.10Разность Ь М 1 формируется устройствомвычитания кодов 2 как результат суммирования текущего значения кода й 1 постунаюшего с входов преобразователя 4, с предыдущим значением й 1 , представленнымкак отрицательное число в дополнительномкоде.В качестве устройства вычитания кодов2, определяющего разность следующих одинза другим кодов, может быть использованолюбое известное устройство, Полученная разность суммируется в дополнительном кодес содержимым .К сумматоров 1, где К -число выбранных, оснований 1 для представления чисел в СОК. Величины оснований выб-раны так, чтобы наименьшее из...

Номер патента: 603985

Опубликовано: 25.04.1978

Авторы: Галуза, Распутный

МПК: G06F 5/02

Метки: градусов, двоично-десятичный, двоичного, код, кода, минут

...времени Т - 5 анализируется, в случа" не-.обходимости корректируется вторым корректором 9 и передается на второй статическийрегистр 11 содержимое Триады 3,По времени Т - 2, Т - 4, Т - 6, Т - 8 содержимое второго статического регистра 11 поступает в первый статический регистр 1 сосдвигом относительно прежнего расположенияна один разряд влево,При поступлении ия вход преобразователяочередного разряда преобразуемого кода циклпреобразования .повторяется.В таблице приведен пример преобразованиязначения угла 8955 = 5395.1 из двоичного кода 1,010,100.010.011, (цена младшего разряда.равнаминуте) в двоично-десятичный кодградусов и минут 1000 001 ф 101,0101 (89553.В первой строке таблицы .дано исходноесостояние первого статического .регистра 1,...

Номер патента: 605209

Опубликовано: 30.04.1978

Авторы: Полисский, Факторович

МПК: G06F 5/02

Метки: классов, остаточных, перевода, полиадическую, системы, чисел

...регистра 1 подаются на вхо 1 своего дсшифратора 3. Результат дешифрации,псрезаписывастся в свои сумматоры 4. ОдновремонИо с 3) этим значение а перезаписывается в свой разряд выходного,регистра 7 и поступает на вход преобразователей 2 в дополнительный код, после чего значсшс Р, - а 1 также попадает на вход дешпрраторов 3. Результаты пер,. Бой и второй дешифрации подсуммпруются в сумматорах 4, на Выходе сумматора 4, соответствующсго моду;по Рг, появляется значение Рг, которос псрезаписывастся в свой разряд выходного регистра 7 и поступает на вход 1) блоков 5 умножения, где осуществляется умножение(ЗаР,) птос 1 РаР,) п 1 ос 1 Р 4, (11 аР,) птах Р,Значения нропзвсдсний преобразуются з идополнитсльный код в преобразователях...

Номер патента: 610102

Опубликовано: 05.06.1978

Автор: Червяков

МПК: G06F 5/02

Метки: классов, остаточных, перевода, полиадическую, представленного, системе, систему, счисления, числа

...и низкая скорость обработкнинформации, которая зависит от количества оснований системы счисления.Цель изобретения - упрощение и повышение быстродействия устройства.Цель достигается тем, что первыйвыход входного регистра соединен спервыми входами элементов И матриц первой ступени, вторые входы которых соединены с соответствующимивыходами входного регистра; выходыэлементов И матриц каждой ступеннсоединены со входами элементов ИЛИсоответствующей группы, первый выход-ой группы элементов ИЛИф ( =.= 1, 2, , П -1) соединен с (+1)-мвходом выходного регистра и с первыми входами элементов фИ матриц( +1)-й ступени.На чертеже дана сема устройствадля йеревода числа, представленногов системе остаточных классов, в полиобразом, на выходах выходного...

Номер патента: 611205

Опубликовано: 15.06.1978

Автор: Подколзин

МПК: G06F 5/02

Метки: дополнительный, кода, последовательного, прямого

...14Такт 21,. Во втором такте (12 т на шину 11 поступает третий разряд числа, при этом снова срабатывает элемент И 23 элементы И 3 - 6, 20 - 22 закрыты), и третий разряд поступает на выход устройства и т. д. В дальнейшсм процесс преобразования числа А, происходит а 5(алогчным описанному образом.17 ри,ер 2. 1 реобразование прямого кода отргательного числа А =1,0101 в дополни (сх (ьи(.(й.1 ерел началом преобразования оба триггс)ст:авг(иваются в 1. На элементы И 3,5 1 О 15 2 О 25 35 40 45 50 1 с)( ) ), ; и, (,(,; с1 ,(5)И)ИИ нотон( Иа. (, С ОВЕ(С Г(1, )О В(СУ 1.гТ(кт 11,. В такте 1,( на ии(, 1 пос"ГГ:(ст 1)Выи ргзрял ч(сс(а, ри э О 1 Откь Ве Гс:5 э,(с(мент И 23 1 э,1 см(г 1 1. 6, 20- 22 оста(Отся закрытыми ), этот р(Вр 5(д )л с;(сснтг ИЛ И /...

Номер патента: 611206

Опубликовано: 15.06.1978

Авторы: Иванов, Чулошников

МПК: G06F 5/02

Метки: градусов, двоично-десятичный, двоичного, код, кода, минут

...из грппы25 младших разрядов равен единице (знацсттия остальных разрядов существенной роли не играют).Процесс преобразования двоичного кода угла в соответствии с первой ситуацией заключается в следующем. После записи в двоичный зп (реверсивный) счетчик 1 (необходимо отметить, что двоично-десятичные счетчики градусов и минут, а также группа младших разрядов двоичного счетчика выполнены по реверсивной схеме) кода преобразуемого числа с помощью дешифратора 9, двоичный код группы старших35 разрядов преооразуется в двоично-десятичный код градусов и вводится в счетчик 3. Затем дешифратор 5 выдает на вентиль 6 сигнал разрешения и устанавливает триггер 10 в такое состояние, при котором на вьтмоде триггера 10 4 В появляется потенциал,...

Номер патента: 612240

Опубликовано: 25.06.1978

Автор: Перелыгин

МПК: G06F 5/02

Метки: двоично, двоичного, десятичный, кода, целой, части

...поступающему на счетные входы триггеров 1316 р яа единичном выходе триггера 13 установятся уровеньр соответствующий уровню входной инФормацион ,ной шины, яа единичном выходе триггера 14 установится уровень, определяемый элементами И НЕ 1 р 5 р 6 р 11 р на единичном выходе триггера 15 уста- РовитсЯ УРовеньр опРеделЯемый элемен тами И-НЕ 2,7,8,11, яа единичном выХоде .триггера 16 установится уровень, определяемый элементами И-НЕ 3,9,10,Подобяьщ образом может быть построен преобразователь двоично-десятичного кода в двоичный, На Фиг. 2 приведена схема тетрады. Принятые Обозначения: элементы И-НЕ 1-12, триггеры13-1 бобразующие тетраду, коТорая работает следующим образом. Если на входе установлен разрешающий уровень, 5 то в тетраде по...

Номер патента: 616627

Опубликовано: 25.07.1978

Автор: Кротов

МПК: G06F 5/02

Метки: двоично-десятичный, двоичного, двоичнодесятично-шестидесятичный, код, кода

...регистров памяти.Но первому сигналу, поступающему с Перестраиваемая суммирующая тетрада 9второго выхода генератора тактовых импуль- состоит из двух комбинационных сумматоровсов 1, накапливающий сумматор 4 производит 1 О и 11 на четыре двоичных разряда, двух се.сложение цены младнего двоичного разряда с лекторов-мультиплексоров 12 и 13, источниканулем, а в регистр 6 записывается удвоенная 1 з логических констант единицы и нуля 14 и зле.цека. младшего двоичного разряда. Следует от- мента ИЛИ 15, Выходы сумматора 10 соединеметить, что регистры 2 и 6 выполняются на ны с первой группой входов сумматора 11, атактнруемых триггерах с внутренней задержкой также с первой группой входов селектора-муль. (срабатьтванне триггеров происходит после...

Номер патента: 618737

Опубликовано: 05.08.1978

Авторы: Жабин, Корнейчук, Тарасенко, Щербина

МПК: G06F 5/02

Метки: двоичного, избыточного, код, кода, основанием, преобразования, смешанным

...на первой входной шине означает, что принимаемая цифра равна 1, наличие сигнала на второйвходнай шине, что прини 1 аемая цифра равна Т, нулю соответствует отсутствие сигналов на обеих входных шинах. В каждом цикле вычеспения блок управлейия 10 вырабатывает последовательность иэ четырех управляюпих сигналов Т 1, Т 2, ТЗ, Т 4 (номер сигнала соответствует нок,ру выхода блока управления 10), По сигналу Т 1 осуществляется сдвиг влево наторин разряд содержимого регистров 1. Сип- д нал Т 2 поступает на входы элементов И 7-9 и разрешает прием очередно . цифры преобразуемого чсла, который заключается в том, что в первый регистр 1 прибавляется или вычитается единица. Причем если в пер. вом цикле принимается цифра равна 1, то она прибавляется...

Номер патента: 620975

Опубликовано: 25.08.1978

Авторы: Баранова, Гольтман, Клинов

МПК: G06F 5/02

Метки: двоично, двоичного, десятичный, кода, реверсивный

...кода.Исходное состояние тактового распределителя 5 - шестой такт, а разрядного распределителя 6 - состояние 10 . Тактовый распределитель 5 по второму выходу блока 9 управления устанавливает счетчик 8 цифр в состояние "О", а в регистр 1 вводится двоичный код преобразуемого числа (на чертеже устройство нвода не показано).В первом такте тактов ог о распределителя 5 по второму входу управлениявключается шифратор 2 иа выдачу удвоенного эквивалента (-2 10) в обратномкоде на второй вход сумматора 3, Всумматоре обратный код преобрв зуетсяо дополнительный благодаря единице"нв входе управления.Если разность ( ) -210 ) 10,Кгде Н - преобразуемый двоичный код,то с выхода переполнения сумматора 3через первый выход блока 9 управленияв...

Номер патента: 622075

Опубликовано: 30.08.1978

Авторы: Подколзин, Подкользина

МПК: G06F 5/02

Метки: двоичный, десятичного, код, кода, позиционного, преобразования

...через элемент ИЛИ 2 на управляющий вход генератора 1 и на шифратор 3 кода 8421, По ближайшему тактовому импульту Ть поступающему на шину 9, с первого разряда генератора 1 подается импульс, устанавливающий первый разряд коммутатора 4 тетрад в состояние 1. При этом сигнал с выхода первого разряда коммутатора поступает на управляющий вход шифратора двоичного кода, соответствующего старшему разряду десятичного кода. Старший разряд десятичного кода, представляемый тетрадой двоичных разрядов, в шифраторе двоичного, кода, преобразуется в двоичный код; вначале преобразуется старший весовой разряд тетрады (разрешением служит импульсный сигнал, поступающий по очередному тактовому импульсу с выхода второго разряда генератора 1), затем...