G06F 5/02 — G06F 5/02

Номер патента: 775730

Опубликовано: 30.10.1980

Автор: Марголин

МПК: G06F 5/02

Метки: дополнительный, кода, преобразования, прямого

...задержки, а выход сумматора по модулю два соединен с выходом устройства, введен элемент НЕ,выход которого подключен ко входуэлемента задержки, а сумматор по модулю два содержит элемеит И-ИЛИ-НЕ, 15выход которого соединен с выходом сумматора по модулю два,и элемент ИЛИ-НЕ,входы которого соединены со входамисумматора по модулю два, входы первойгруппы элемента И-ИЛИ-НЕ связаны 20со входами сумматора по модулю два,а входы второй группы - с выходомэлемента ИЛИ-НЕ, который соединентакже со входом элемента НЕ,На чертеже представлена блок-схема устройства,На блок-схеме первые вход и выходсумматора 1 по модулю два являютсявходом и выходом устройства, второйвход сумматора по модулю два соедийен с выходом элемента 2 задержки,вход которого...

Номер патента: 779998

Опубликовано: 15.11.1980

Авторы: Борисов, Викторов, Остафин, Романкевич

МПК: G06F 5/02

Метки: кодов

...разряда, умноженногона константу 8 - В)блоком умножения 2, поступающее на входы вычитаемого 10, 11 вычитате;ля 3.Младший разряд результата вычитания с вы.хода 5 .той в строке ячейки 1 через вычита.тель 12 поступает на вход 81;той ячейки 1следующей строки с выхода 5 ячейки 1 первойстроки, через элемент ИЛИ 19 на вход 8 первойячейки 1 второй строки.Старший разряд этого результата с выхода4 -той в строке ячейки 1 поступает на вход 9Н.1 ой ячейки 1 той же строки, с выхода 4ячейки 1 первой строки через элемент ИЛИ37 на вход 8 второй ячейки 1 второй строки,с выхода 4 последней в строке ячейки 1 навход 8 последней ячейки нижней строки черезвычитатель 12.За такт работы схемы код преобразуемогочисла в системе счисления появляется на...

Номер патента: 779999

Опубликовано: 15.11.1980

Авторы: Вакуров, Мардер, Ольштейн

МПК: G06F 5/02

Метки: двоично-десятичные, двоичных, чисел

...преобразования.Каждый такт преобразования состоит из двухполутактов. В первом полутакте (в течение так.тового импульса) производится ввод числа,запись его в сумматор, выявление коррекциии переносов схемами коррекции, Во второмполутакте (в течение паузы между тактовымиимпульсами) производится коррекция числазаписанного в сумматоре.Преобразование происходит следующим образом, Повходу 15 в устройство поступаетимпульс начала преобразования, запускающийв распределитель 6 импульсов, который форми.рует пять импульсов опроса, последовательновозникающих на его выходах. При возникновении первого импульса на выходе распределителя импульсов б открьпзаются три элементаИ 79, о, 7 соответствующие разрядам 2,2 О 2. Единицы со входов 10 этих...

Номер патента: 780000

Опубликовано: 15.11.1980

Автор: Диденко

МПК: G06F 5/02

Метки: градусов, двоично-десятичный, двоичного, код, кода, минут, секунд

...регистор - со вторыми информационными входами схемы сравнения, "-"йричемвходы первого регистра соединены с входами младших разрядбв"шифратора эквивалейтов, выходй -которого соединены с входами накопительных.сумматоров градусов, минут и се 6 зуемого слова. 3 10 3 20 2 36 35 40 4 Я 30 40 кунд; выходы переполнения накопительных сумматоров секунд и минут соединены с входами переноса сумматора соответственно минут и градусов, а информационные выходы накопительных сумматоров градусов, минут и секунд соединены с соответствующими выходами преобразователя.Накопительные сумматоры секунд, минут и градусов построены на основе известных двоично-десятичных сумматоров.В качестве формирователя разрядных весов может использоваться также ДЗУ с объемом...

Номер патента: 780001

Опубликовано: 15.11.1980

Авторы: Жмак, Рязанцев

МПК: G06F 5/02

Метки: двоичного, единичный, код, кода, позиционный

...является преобразовательдвоичного кода в единичный позиционный 121, содержащий полный дешифратор с и входами Ь :1 ос 1 , где 2. число разрядов выходного кода) иК выходами 1,К = 2"), входы и выходыкоторого соединены с соответствующими входами и выходами преобразователя,2Недостаток известного превателя состоит в том, что ввыполняется за.кон равноверояпоявления единиц в разрядахного кода. 3 Целью изобретения является расширение класса решаемых задач, заключающееся в обеспечении равновероятного закона появления единиц в разрядах выходного кода.Это достигается за счет того, что в предлагаемый преобразователь двоичного кода в единичный позиционный код введены неполный дешифратор первого типа с Й входами и С = Ь -К выходами, группа...

Номер патента: 781806

Опубликовано: 23.11.1980

Автор: Лукашенко

МПК: G06F 5/02

Метки: двоично-десятичный, двоичного, кода

...для 2-й тетрады,Из табл,1 видно, что для двух соседнихзначений входных кодов константы одинаковыеЗначениями их являются для первой тетрадычисла 1, 2, 3, 5, б, 7; для второй - 2, 4, б,8, 10, 12, 14.Пример определения констант приведен втабл, 2,В 1 о 50 В 0,001,0111 Таким образом, преобразуемый двоично. десятичный код получается из суммирования 55 по пюд 2 входного двоичного кода разбитого 1 на тетрады и константы к ним, 0010, 00110011; 0100 Взо ь; Д П р и м е ч а н и е: где В,о - значениечисла в десятичной Преобразователь двоичного кода в двоичнодесятичный, работает следующим образом. 22-23 24-25 26-27 28-29 30-31 32 - 33 34-35 4При разработке преобразователя составляется таблица соответствующих чисел в двоичном и двоично-десятичном...

Номер патента: 783786

Опубликовано: 30.11.1980

Авторы: Бойчев, Корнейчук, Сушко, Тарасенко, Торошенко

МПК: G06F 5/02

Метки: шифратор

...подключены к элементуИЛИ 3, од п, ход которого является выходом ( од и)-го разряда(вых, ( оц п).Количество двухвходовых элементов ИЛИ 4,оспдля (5092 п)-йступени равно двум, к одному из элементов ИЛИ 4,6 оупподключены входные цепи первой 1, 3 одпи второй2,3 оцпгруппы с номерами 3 и 1.Выход этого элемента 4,6 оу 1 пявляется выходом Водп-го разряда шифратора (вых,боуп), Заметим, чтоэлементы ИЛИ 4,1 каждой ступени, выходы которых являются входными цепями последующей ступени с номерами0 - не используются. Это являетсяследствием того, что не используетсявт рой элемент 4, боп"1 (6 одп" 1)-йступени. При построении реальных схемшифраторов они могут быть опущены.ШифратЬр работает следующим образом, 783786Шифратор построен таким образом, что...

Номер патента: 783787

Опубликовано: 30.11.1980

Авторы: Вергун, Колодчак

МПК: G06F 5/02

Метки: градусов, двоично-десятичный, двоичного, код, кода, минут

...первым элементом ИЛИ 15, в зависимости от вида преобразуемого кода.Распределитель импульсов 16 формирует импульсы, необходимые для син О хронизации работы всех узлов преобразователя,Коммутатор 17 служит для поочередного приема содержимого тетрад и выдачи на первый блок коррекции и пред- З 5 ставляет собой элементы И для разрядов каждой тетрады.Первый блок 18 коррекции предназначен для коррекции содержимого тетрад и представляет собой комбинацион ную схему со следующей зависимостью между входными и выходными сигналами.Вход: 0000 0001 0010 0011,0100, 0101 0110, 0111,1000, 1001.Выход: 0000, 0001, 0010, 0011,0100, 1000, 1001, 1010,1011, 1100Входные комбинации двоичных, кодов, 5 пбольшие или равные пяти блокам коррекции,...

Номер патента: 783788

Опубликовано: 30.11.1980

Авторы: Волкова, Канашкевич, Ковган

МПК: G06F 5/02

Метки: двоично-десятичный, двоичного, кода

...с частотой,Г/2,где Й - частота импульсов генератора1.Одновременно импульсы с выходагенератора 1 через элемент И-НЕ 2к десятичный делктель 10 подаютсяна вход второго коммутатора 11.Управление зткм коммутаторам осуществляется при помощи второго двоична-десятичного счетчика 13, В зависимости от порядка десятичного числа на разрядных выходах второгодвоична-десятичнога счетчика, тотили иной выход поцключается к счетному входу первого двоична-десятичного счетчика 12. В результате на счетный вход двоична-десятичного счетчика12 поступают импульсы с частотой/1 РъЧастоты импульсов, поступающихна счетные входы счетчика 8 идвоична-десятичного счетчика. 12, связаны между собой как2"При переполнении двоична-десятичного счетчика 12 сигнал...

Номер патента: 788104

Опубликовано: 15.12.1980

Авторы: Гафаров, Зарипов, Рахимов, Тухватшин, Щеглов

МПК: G06F 5/02

Метки: грея, двоичный, код, кода, параллельный

...37 выдачи двоичногокода устройства. Устройство работает следующим образом, В первом такте на выходе 28 распределителя 1 появляется импульс, устанавливающий все триггеры выходного регистра 2, а также триггер 4 счета в исходное нулевое состояние. Одно. временно с этим импульсом с шины 29 на вход элемента 3 задержки поступает сигнал, соответ. ствующий первому (младшему) разряду кода Грея: задержка его поступления на счетный вход триггера 4 счета не превышает периода следования тактовых импульсов с распределителя 1, т,е. кодовые сигналы поступают на счетный вход триггера 4 счета в промежутках между подачей импульсов с распределителя 1, После прохождения элемента 3 задержки сигнал, соответствующий первому разряду кода Грея, появляется на...

Номер патента: 794633

Опубликовано: 07.01.1981

Авторы: Андреев, Анисимов, Быстров, Душкин, Кремнев, Максимов, Снетков, Трухачев

МПК: G06F 5/02

Метки: кода, монотонно-изменяющего-ся

...форми 4рователя импульсов 8, выход которого сое. лннен с входом регистра 6 и входом третьего формирователя импульсов 9, выход которого соединен со сбросовым входом счетчика 5 и установочным входом счетчика 3, выходы которого соединены с группой входов дополнительного элемента ИЛИ 10, выход которого соединен со вторым входом элемента И 2. Преобразователь работает следующим образом.В исходном состоянии значение содержимого счетчика 3 равно нулю, и преобра. зователь находится в равновесии. При изменении значения входного кода (изменении значения младшего разряда входного кода) с выхода шины младшего разряда входного кода выдается импульс смены кода на вход формирователя импульсов 7, с выхода которого импульс управления через элемент ИЛИ 4...

Номер патента: 796837

Опубликовано: 15.01.1981

Авторы: Подколзин, Подкользина

МПК: G06F 5/02

Метки: десятичной, дробив, пятиричную

...блока 4 деления надва, регистра 5 пятиричного кода.Алгоритм перевода десятичного дробного числа в пятиричную систему заключается в последовательном делениидесятичного числа и промежуточныхчастных на 0,2; старшие отбрасываемые разряды промежуточных частных,взятые в прямом порядке, представляют собой пятиричный эквивалент; количество процедур деления (количестворазрядов пятиричного эквивалента) определяется заданной точностью вычислений. При аппаратурной реализацииделение десятичного числа на 0,2 заменяется делением на 2.П р и м е р. Перевод десятичнойдроби 0,4624 в пятиричную систему:Е 4624 2Преобразователь работает следующимобразом,Иэ двоично-десятичного сдвигового регистра 2 К-й разряд переводимого (промежуточного частного ),...

Номер патента: 796838

Опубликовано: 15.01.1981

Авторы: Мингалеев, Павлов, Пластун

МПК: G06F 5/02

Метки: двоичного, код, кодав, троичный

...шина соединен цательных си входом отрица го троичных э входная шина дами положите оедннена с ьного сигнала м отрицательсо вторым вхоов четвертоорая входная входом отриго и с первымналов втооо 2. Третьяпервыми вхоалов первого796838 на шины Х, Х и Х 9.преобразователя1представляется сигналом положительной полярности, а .фОфф - сиг"налом отрицательной полярности.Система тактового питания схемыпреобразователя трехфаэная, при этомвходная кодовая комбинация сигналовпо шины Х- ХЭ элементов 1, 2 и 4поступает через три Фазы (один такт)передачи информации по элементам схеьо (Фиг. 2) Тактовым импульсом второй Фазы считывается информация сэлементов 1 и 2, третьей Фазы - сэлементов 3 и 4. Импульсы поступаютна шины Х- Хз элементов 1, 2 и 4во...

Номер патента: 798798

Опубликовано: 23.01.1981

Авторы: Грибков, Мымриков

МПК: G06F 5/02

Метки: двоичныхчисел, десятичные, дробных

...часть кода суммы с выходов полусумматора и сумматоров26, 28 и 29 ИЛИ 22 и И 16 записывается в первый регистр 30. При поступлении очередного синхроимпульса на вход 3 код дробной части суммы из первого регистра 30 переписывается во второй регистр 36, с выходов которого через группу элементов ИЛИ 17 поступает на входы двоичного сумматора 23 и умножается на число 10 (1010). Этим же синхросигналом в регистре сдвига б единица сдвигается в следующий разряд, отчего группа элементов И 10 и элемент И 7 запираются, а при поступлении очередного синхросигнала на вход 4 на выходе элемента И 8 появился сигнал приема второго числа, которое записывается в тетраду 43 выходного регистра 45. Этот процесс поочередного выделения разрядов десятичного...

Номер патента: 798799

Опубликовано: 23.01.1981

Автор: Яночкин

МПК: G06F 5/02

Метки: двоично-десятичногокода, код, обратный

...преобразования вобратный код.Преобразователь параллельногопотенционального типа, обеспечиваетна своих выходах двоично-десятичныйкод, обратный коду с весами 1, 2,4 и 3, поданному на входы при наличии сигнала преобразования в обратный код на входе 7 и инверсного зна,чения этого сигнала на входе 2.Приотсутствии сигнала преобразования вобратный код число, поданное на входы преобразователя, проходит на еговыходы без изменения.Преобразователь работает следУю-,щим образом.Первый разряд входного кода проходит на выход в инверсном виде, т.е.на вход элемента 3 "исключающееИЛИ" со входа 7 преобразователя поступает единичное значение. Второйразряд в прямом и обратном двоичнодесятичном коде совпадает,Третий разряд обратного кода равен инверсному...

Номер патента: 798800

Опубликовано: 23.01.1981

Авторы: Демченко, Марютин

МПК: G06F 5/02

Метки: двоично-десятичногокода, двоичный

...эквивалентов.: Выходы первого 3 и второго 4 блоков хранения двоичных эквивалентов соединены, соответственно:, с первым и вторым входами накапливающего сумматора 5, Количество двоичных разрядов на выходе первого 3 и второго 4 блоков хранения двоичных эквивалентов, а также 55 разрядность накапливающего сумматора 5 определяетсячислом двоичных раз. рядов, содержащихся в двоичном эквиваленте старшего разрядапреобразуемого десятичного числа. ЬОПредлагаемый преобразователь рабо. Тает следующим образом.Преобразуемое число в двочнно-десятичномкоде через вход 7 поразрядно поступает.на вход регистра 1 тет рады. При этом каждый разряд исходного числа представлен в виде двух слагаемых"(А + В) 10 С, где А можетбыть любым из чисел 1, 2 и 3, а...

Номер патента: 800989

Опубликовано: 30.01.1981

Авторы: Ивашкова, Коляда

МПК: G06F 5/02

Метки: рангачисла

...и регистров (и- число модулей системы остаточных классов), блоки памяти и сумматор ранга, 40 о т л и ч а ю щ е е с я тем, что,с целью повышения быстродействия,в него введено и блоков суммирования вычетов, псхему сравнения,блок задания знака и дополнительныйблок памяти, причем выход-го регистра =1 еп) соединен со входом( +1, ,к) и (к, к - 1, к)- блокон памяти, 1-й вход первого блокасуммирования вычетов соединен, с выходом (1, и, и) - го блока памяти 55 (1=1,р ), первый.и второй входывторого блока суммирования вычетонсоединены соответственно с выходами (1,0,2) -го и (2,1,2) -го блоков памяти,выхо-.ды.гго и (1+1)-го блоков суммирова- бО ния вычетов подключены соответственно к первому и второму входам 1-йсхемы сравнения = 2, ,и), выходы...

Номер патента: 809149

Опубликовано: 28.02.1981

Автор: Розов

МПК: G06F 5/02

Метки: двоично, двоичного, десятичный, код, кода, сме-шанных, чисел

...десятичных чисел.Преобразование осуществляется методом деления переводимого числа (а в дальнейшем остатков) без восстановления остатка на свой двоичный эквивалент при нахождении каждой двоично-десятичной тетрады, Под действием управляющего импульса из блока 4 считывается соответствующий эквивалент (в начале преобразования старший, т.е. гп=1), двоичный параллель ный код которого поступает на вход сумматора-вычитателя 5 и служит при нахождении данной тетрады делителем. Делимым же служит поступивший на другой вход сумматора-вычитателя 5 двоичный параллельный код входной информации (в дальнейшем делимым является предыдущий остаток). Блок 2 разрешает в первом такте преобразования вычитание делителя из делимого в...

Номер патента: 809150

Опубликовано: 28.02.1981

Авторы: Березин, Кисурин

МПК: G06F 5/02

Метки: двоично-десятичный, двоичного, кодав

...входами 6 и 7 для параллельного и последовательного ввода данных в младший разряд (1+1) -ой тетрады. Выход старшего разряда блока 2 коррекции соединен также с управляющими входами ключа 3 и через инвертор 5 с управляющим входом ключа 4, Выход ключа 3 соединен со входом записи данных в тетраду, а выход ключа 4 соединен со входом сдвига данных в тетраде, Входы ключей соединены с входом 8 синхронизации преобразователя.Преобразователь работает следуюшим образом.В течение каждого такта преобразования к содержимому тетрады 1 в блоке 2 коррекции добавляется число три независимо от величины числа, поступающего из тетрады 1. Если результат меньше восьми, что равносильно тому, что исходное содержимое тетрады меньше пяти, то на выходе...

Номер патента: 809151

Опубликовано: 28.02.1981

Автор: Омельченко

МПК: G06F 5/02

Метки: двоично-десятичногокода, двоичный, код

...Затем поступают знак и величина деся;ичного порядка по шинам знака 3 и величины 4 десятичного порядка,30 Блок 2 управления вырабатывает сигналы пуска распределителя 9 и установки адреса на регистре 10 адреса. Сигнал с выхода регистра 10 адреса возбуждает необходимую ячейку второго блока 12 памяти, разряды которой опрашиваются распределенными импульсами, начиная с младшего разряда. Двоичная константа (множимое), считанная со второго блока 12 памяти, поступает на второй вход элемента ИЛИ 13, а затем на первый вход блока 16 умножения, на второй 40 вход которого поступают четыре разряда множителя с регистра 15 тетрады. Полученное частичное произведение от умножения на четыре разряда множителя поступает на вход двоичного сумматора 17, с...

Номер патента: 809152

Опубликовано: 28.02.1981

Авторы: Асатиани, Кублашвили, Мирианашвили, Смородинова, Чачанидзе

МПК: G06F 5/02

Метки: двоичнодесятичных, двоичные, преобразования, чисел

...ко второму входу первого дополнительного сумматора 27 выход шестого элемента И 18 через трехтактный дополнительный элемент 32 задержки соединен с первым входом четвертого дополнительного сумматора 33, выход которого подключен к первому входу пятого дополнительного сумматора 34 и через второй двухтактный дополнительный элемент 35 задержки ко второму входу пятого дополнительного сумматора 34, выход которого соединен со вторым входом второго дополнительного сумматора 29, выход седьмого элемента И соединен с первым входом шестого дополнительного сумматора 36 и через третий двухтактный дополнительный элемент 37 задержки со вторым входом шестого дополнительного сумматора 33, выход девятого элемента И 25 через второй шеститактный...

Номер патента: 809153

Опубликовано: 28.02.1981

Авторы: Асатиани, Кублашвили, Мирианашвили, Смородинова, Чачанидзе

МПК: G06F 5/02

Метки: двоично, двоичныхчисел, десятичные, преобразования

...где: 47 - код двоичного числа, подаваемого на информационную входную шину 5; 48 - логические уровни на шине 7 управления; 49 - логические уровни на шине 2 управления; 50 - логические уровни на выходе элемента ИЛИ 9;51,52,53,54 - соответственно, логические уровни на первом, втором, третьем и четвертом разрядных выходах сдвигового регистра 1; 55 - логические уровни на выходе элемента И 11; 56 - логические уровни на выходе элемента 15 задержки; 57 - логические уровни на выходе сумматора 6;58 - логические уровни на выходе элемента И 17; 59 - логические уровни на выходе элемента И 18; 60 - логические уровни на выходе элемента 20 задержки; 61 - логические уровни на выходе сумматора 21;62 - логические уровни на выходе элемента и И 22; 63 -...

Номер патента: 809154

Опубликовано: 28.02.1981

Автор: Червяков

МПК: G06F 5/02

Метки: классов, код, кодав, остаточных, полиадического, системы

...числа А по модулю Р,.Таким образом, на выходе преобразователя формируются сигналы, соответствующие представлению числа А в СОК.Если устройство реализовано на комбинационных элементах, то преобразование числа осуществляется за один такт при любом количестве модулей, при этом входы 13, 14 и 15 замкнуты (на чертеже показано пунктиром) и управляющий сигнал, соотг з зветствующий числам Яг, Яг, Яз поступает на вход 16.Если преобразователь реализован на интегральных схемах, то ему присуще простота и большая надежность. Время преобразования определяется суммарной задержкой сигнала в блоках 3, 8, 10 и 11.Пример. Пусть известно представление числа А в полиадическом .коде А= (1,0,2). Найти представление числа в СОК.На вход регистра...

Номер патента: 809155

Опубликовано: 28.02.1981

Авторы: Корнейчук, Пономаренко, Рахлин, Савченко, Тарасенко, Торошанко

МПК: G06F 5/02

Метки: вдвоично-десятичный, двоично-деся-тичного, двоичного, двоичный, кода

...- блок 5 приема информации - вход регистра 1. В каждом 1-ом5цикле (1 = 2, 4 2 п) по сигналу К из блока 9 управления информация, переписываемая из регистра 1 в регистр 2, корректируется сумматором 15. Коррекция заключается в сложении кода регистра 1 с кодом, вырабатываемым блоком 16 коррекции в за- говисимости от содержимого четвертого разряда (цепь 17) регистра 1 в (4)+1)-м такте цикла коррекции К=О, 1, 2, гп - 1).При нулевом значении четвертого разрядаз (4) +1) -м такте блок 16 коррекции вырабатывает код 0000, при единичном значении -код 1101, который в 4)+1) =м, (4)+2)-м,(4) +3) -м и (4) +4) -м тактах последовательномладшими разрядами вперед поступает навход сумматора 15. В цикле коррекции в каждом (4)+4)-м такта выработка сигнала...

Номер патента: 809156

Опубликовано: 28.02.1981

Автор: Мухопад

МПК: G06F 5/02

Метки: единиц, последовательноговыделения, разрядногокода

...положение первойщ единицы 00010000 и одновременно она гасится на основном регистре, т. е. остается код 00000110, подготовленный для выделения последующей единицы.2. Функция генератора бегущей единицы.При заданных разрядах кода последовательно генерируется сигнал 1 на первом входе, затем на втором и т. д, до п, затем последовательность повторяется, начиная с первого входа и т. д.Указанная функция реализуется предлагаемым устройством, если внешней цепью соединить выход 20 со входом 22.Перед началом работы в рассматриваемом режиме подается сигнал установки единичного состояния в основном регистре или записывается код из одних единиц в основной регистр по параллельным информационным входам.Затем осуществляется режим выделения...

Номер патента: 809157

Опубликовано: 28.02.1981

Авторы: Браташова, Смирнов, Тимофеев, Федоров

МПК: G06F 5/02

Метки: вдвоично-десятичный, градусов, двоичного, код, кода, минут, секунд

...7 минут. Сигнал переполнения со счетчика 7 минут оступаст на вход счетчика 6 градусон. Одновременно сигнал со счетчика-формирователя 8 поступает на управляюший 4 счсг пс 9 с постоянным коэффициентом счета, который на каждом 11-ом импульсе воздействует через управляющий вход на счетик-формирователь 8, меняя его коэффициент счета с восьми на левять. Выходы сцетчика-формирователя 8 соединены с дсшиф- О ратором 10 секрл, который преобразует двоичный кол младших разрядов в лвоично-десятичный кол единиц секунд.Когда число, записанное в лвоичном счетчике З,будет считанным ло конца, дешифратор 4 нуля выдает сигнал запрета на элемент И 2, который прекрансает подачу импульсов от генератора 1 в преобразователь, и процесс преобразования...

Номер патента: 809158

Опубликовано: 28.02.1981

Автор: Чачанашвили

МПК: G06F 5/02

Метки: кода, непозиционного, позици-онных, признаков, формирования

...группа входов которого соединена с шинами задания константы, а выход подключен к управляющему входу сумматора по модуНа чертеже приведена блок-схема устройства.Устройство содержит сумматор 1 по модулю, блоки 2 и 3 сравнения, одйоразрядный двоичный сумматор 4.20 Устройство работает следующим образом.Остаток аз сравнивается с константойр на блоке 3 сравнения. Если з ( р, то выходной сигнал. блока 3 сравнения даст раз80958 Составитель В. КаидаТехред Л. БойкасТираж 756Государственного комитела м изобретений и отксква, Ж - 35, РаушскаяПатент, г. Ужгород, ул новКорректор Г.Подписноеета СССРрытийнаб., д. 4/5Проектная, 4 Редактор Н. КешеляЗаказ 17/58ВНИИП ешетник 113035, Милиал ППП решение на прохождение величины 1 з через сумматор 1 по модулю...

Номер патента: 809159

Опубликовано: 28.02.1981

Авторы: Мадоян, Минасян

МПК: G06F 5/02

Метки: дешифратор

...И - НЕ, а единичные и нулевые выходы вход ного регистра подключены к соответствующим выходным элементам И - НЕ, Вход формирователя 3 подключен к шине стробирования, а выход подключен к входам перезаписи входного регистра.Дешифратор работает следующим образом.В исходном состоянии триггеры входного регистра находятся в нулевом состоянии, на комбинационных входах выходного элемента И - НЕ 2 присутствуют разрешающие потенциалы, При поступлении на шину 4 стробирующего импульса длительностью (с (фиг. 2, а) на выходе элемента И - НЕ 2 появляется потенциал нулевого уровня инверсное значение строб-импульса с задержкойс, равной задержке одного вентиля, т, е. элемента И - НЕ (фиг. 2, в).Одновременно строб-импульс поступает на вход...

Номер патента: 813408

Опубликовано: 15.03.1981

Авторы: Зайцев, Червяков

МПК: G06F 5/02

Метки: двоичныйпозиционный, классов, код, кодов, системыостаточных

...получения кода системы остаточных классов, представленного в однопозиционном коде. Если во входном регистре информация представляется в одно- позиционном коде, то необходимость в дешифраторах отпадает. Преобразователь 3 служит для преобразования чисел А, представленных в системе остаточных классов в полиадический код: А = а + а Р + а 5 Р 5 Р.Преобразователь может быть реализован на логических элементах И, ИЛИ. Преобразование осуществляется за один такт.При поступлении первого тактового импульса по входу 11 значение коэффициента а 4 поступает на вход элемента 9 задержП 30 35 40 45 ки, реализованного на элементе ИЛИ. При поступлении второго тактового импульса по входу 12 формируется произведение а Р и результат подается на вход...

Номер патента: 822173

Опубликовано: 15.04.1981

Авторы: Гринберг, Журавлев

МПК: G06F 5/02

Метки: двоично-десятичныхчисел, двоичные, масштабированием

...5-9, а также с числовымивходами двухразрядного сумматора 11,предназначенного для получения проме Ожуточных сумм. Выходы суммы и переноса сумматора 11 соединены с числовыми входами и входом переноса четырехразрядных сумматоров 5,7-10. Вы ходы. суммы первогосумматора 5 соединены с числовыми входами второго сумматора б, вход переноса которого постоянно подключен к потенциалу, соответствующему логической "1" для выполненйя округления кода выходногочисла, образующегося на выходах преоб разонателя. Выходы суммы и переносавторого сумматора б соединены с числовыми входами третьего сумматора 7,выходы трех младших разрядов суммыкоторого подключены к выходам млад сумматоре 11. кодвходного иола равен 1, то погрсшност ьт с Ясно, что эта...