G06F 5/02 — G06F 5/02

Номер патента: 1027713

Опубликовано: 07.07.1983

Автор: Кашаев

МПК: G06F 5/02

Метки: кода

...входом второго элемента И, второй вход которого соединен,с выходом 65 первого элемента И и входом входного двоичного счетчика, а выход - с входом выходного двоичнодесятичногосчетчика, выход которого подключенк выходу устройства, выход каждогопоследующего дешифратора соединенс управляющим входом предыдущего.На чертеже изображена блок-схемапредлагаемого преобразователя.Преобразователь содержит генератор 1 импульсов, первый элемент И 2,входной двоичный счетчик 3, выходнойдвоично-десятичный счетчик 4, дешифратор 5 нуля, второй элемент И 6,цепочку последовательно соединенныхкорректирующих управляюмых дешифраторов 7 - 9, входные 10 и выходные 11шины,Устройство работает следующим об-.разом.Генератор 1 импульсов ворабатываепоследовательность...

Номер патента: 1035597

Опубликовано: 15.08.1983

Авторы: Анахов, Шаповалов

МПК: G06F 5/02

Метки: код, кода, комбинаторного, параллельного, позиционный

...КК в этом случаебольше длины КСР, процесс дешифрирования видоизменяется, Он выполняется с учетом структуры 2 п-членных колец.В исходной записи 2 п-членногоКК можно выделить два отрезка одинаковой длины Е 1 = а, а .а ии Е = а,1,1 а+ . , а 2. СимвоЗ 5 лы отрезка Е образуют базовую1., комбинацию ВБ. Обозначим, через Вкомбинацию, первый символ которойвходит в отрезок Е( (х = 1,2)и имеет в этом отрезке порядковый40 номер у (у = .12 . и).Алгоритм преобразования комбинации Ву в общем случае включаеттри шага:1. Преобразование в комбинацию45 В 1 в соответствии с выражениемВ = ВХу Я(Ю2. Преобразование символов вкомбинации Вз , входящих в отрезок.Е ( - порядковый номер символав отрезке Е , = 1, 2, , и)в символы отрезка Е 1 в соответствии с...

Номер патента: 1038934

Опубликовано: 30.08.1983

Авторы: Горяшко, Сигалов

МПК: G06F 5/02

Метки: входов, дешифратор, контролем

...тем, что в цешифретор на и входов с контролем, содержащий 2 дешифрирукяцих ячеек, каждая из которых содержит элемент И, причем выходы эпементов И всех дешифрирующих ячеек явпяются первой группой выходов цешифратора, каждый 1-й ( 1 1, 2) информационный вход цешифратора соецинен с соответствующими входами энементов И 2"/2 дешифрирующих ячеек,причем первый информационный вход цешифраторе соединен с соответствующими входами элементов И четной (нечетной) группы из 2 дцешифрирующих ячеек, второй информационный вход дешифраторе соединен с соответствующими входами эпементов И двух четных (нечетных) групп изб /Ф дешифрирующих ячеек, и-й информационный вход дешифретора соединен с соответствующими входами эпементов И четных (нечетных)...

Номер патента: 1042010

Опубликовано: 15.09.1983

Авторы: Каневский, Кузнецов, Шклярова

МПК: G06F 5/02

Метки: двоично-десятичный, двоичного, кода

...окончания преобразования блока управления и соединен с Й-входами первого и второго триггеров, выходы которых соединены соответственно с первыми входами второго и третьего элементов И, выходы которых соответственно являются выходом сдвига и передачи и выходом разрешения записи блока управления, выход второго элемента И соединен с первым входом элемента ИЛИ, выход которого является выходом считывания блока управления вход пуска которого соединен с Я-входом третьего триггера, й-вход которого соединен с выходом третьего элемента И и Б-входом первого триггера, второй вход элемента ИЛИ. соединен с выходом четвертого элемента И, выход которого является вы" ходом сброса и занесения блока управ ления и соединен с Я-входами второго и четвертого...

Номер патента: 1043627

Опубликовано: 23.09.1983

Авторы: Джирквелишвили, Евдокимов, Зубенко, Овакимов, Пивен, Плющ

МПК: G06F 5/02

Метки: двоично-десятичный, двоичного, кода

...входами переноса+1) -йсуммирующей тетрады, выходы переносапоследней суммирующей тетрады соединены со старшей тетрадой выходовпреобразователя, младшие разряды 60суммирующих тетрад соединены с младшими разрядами соответствующих декад выходов преобразователя.На фиг, 1 приведена блок-схемапредлагаемого преобразователя; на 65 фиг, 2 - пример реализации пятиразрядного преобразователя.Предлагаемый преобразователь со- .держит (фиг. 1) разрядные входы 1преобразователясуммирующие тетради 2-1, 2-2,2-3, выполненные на многовходовых одноразрядных сумматорах 3, выходы переноса 4 суммирующихтетрад соединены со входами шифратора 5, информационные выходы которыхи выход младшего разряда суммирующей1тетрады образуют тетраду выходов бпреобразователя. Выходы...

Номер патента: 1043628

Опубликовано: 23.09.1983

Авторы: Кашаев, Торопцов

МПК: G06F 5/02

Метки: градусов, двоично-десятичный, двоичного, код, кода, минут, секунд

...и выходами двоично-десятично-шестидесятиричного счетчика соответственно, а выходы дешифраторов первой и второй групп соединены с входами, начиная со второго, первого и второго элементов ИЛИ соответственно.На чертеже изображена блок-схема предлагаемого преобразователя.Преобразователь содержит генератор 1 импульсов, элемент И 2,генератор 3 сдвинутых серий, первый выход которого соединен с.одним из входов первого элемента ИЛИ 4, а второй выход . - с одним из входов второго эле; мента ИЛИ 5, дешифратор 6 нулевого состояния, двоичный счетчик 7, счетный вход которого соединен с выходомпервого элемента ИЛИ 4, а информационные выходы - со входами дешифраторов 8,выходы которых соединены со входами второго элемента ИЛИ 5,...

Номер патента: 1048469

Опубликовано: 15.10.1983

Авторы: Каневский, Кузнецов, Шклярова

МПК: G06F 5/02

Метки: двоично-десятичных, двоичные, чисел

...(Фиг, 1) входят накапливающий сумматор 1, соединенный с распределителем 2 импульсов, переключатель 3 эквивалентов, блок 1 хранения эквивалентов, дешифратор 5 нулевого состояния; сдвиговый регистр 6 и комбинационный сумматор 7; Младший двоичный разряд младшей тетрады сдвигового регистра 6 подсоединен непосредПо следующему тактовому импульсу Т 1 на выходе элемента 24. И образуется сигнал, который поступает на вход 3 10484 ственно к младшему адресному входу блока 4 хранения эквивалентов. Уста" новленные входы четырех младших раз" рядов сумматора 1 непосредственно подсоединены к кодовым входам младшей тетрады, причем информационные . входы 8 старших разрядов преобразова. теля соединены с входами сдвигово" -го регистра 6.Вход пуска...

Номер патента: 1051528

Опубликовано: 30.10.1983

Авторы: Коробков, Ларченко, Фурманов, Холодный

МПК: G06F 5/02

Метки: двоичного, десятичный, кода

...третий вход которого соединен с инверсным выходом 1-го двоичного счетчика группы, с втоРым входом (1-1)-го элемента И пятой группы и третьими входами 1-х элементов И второй и третьей групп.На чертеже представлена структурная схема преобразователя,Преобразователь двоичного кода в десятичный содержит группу двоичных счетчиков 1, группу десятичных счетчиков 2, распределитель 3 импульсов,группу элементов И 4, шифратор 5,эле 1051мент И 6, многовходовой элемент И 7,группу элементов ИЛИ 8, группу элементов ИЛИ 9, информационные входы 10преобразователя, вход 11 пуска преобразователя, тактовый вход 12 преобразователя, Кроме тога, на схеме обозначены элементы И 1,3-14 второй и третьеи групп, элементы И 15-16 четвертойи пятой групп, прямой 17 и...

Номер патента: 1051529

Опубликовано: 30.10.1983

Авторы: Королева, Шурмухин

МПК: G06F 5/02

Метки: двоично, двоичного, десятичношестидесятиричный, код, кода

...5 коррекции (еаиниц грацусов). Выходы сумматора 10 и бпока 5 коррекции с весом 2 10 соединены с вхоодами шестого сумматора (цесятков градусов) 11, выход перепопнения которого соединен с входами бнока 5 коррекции и с входами седьмого сумматора (сотен грацусов) 12. Блок 5 коррекции содержит (щ. 2) сумматор 13, входы которого явпяются входами бпока коррекции с весами (22, 2) 10; , гце К- номер тетрады преобразования, Выходы первого и четвертого разрядов сумматоров 13 явпяются разрядными выходами(выходами сумм) бпока коррекции с весами 2" 10" ", 2 10"Выход третьего разряда сумма. тора 13 соединен с входом епемента И 14,второй вход которого соединен с выходом эпемента НЕ 15, вход которого соединенс выходом четвертого разряда сумматора 13....

Номер патента: 1064276

Опубликовано: 30.12.1983

Авторы: Кочергин, Кульбицкий

МПК: G06F 5/02

Метки: двоичный, код, кода, позиционного

...соединен с первыми входами вторых. элементов И с первой по четвертую . групп, четвертого и пятого элементов И пятой группы, третьего элемента И шестой группы и с первыми входами с пятого по седьмой элементы И седьмой группы, первый вход четвертого элемента И шестой группы соединен с прямым входом второго разряда второго входа делимого делителя на 2 , вторые входы всех элементовИФпятой, шестой и седьмой групп соединены с соответствующими выходами второго дешифратора пятифазного кода, прямой и инверсный выхода которого являются прямым и инверсным вы" ходами частного делителя на 2 , пряс мой вход второго разряда второго входа делимого делителя на 2 ф соеДинен с первыми входами третьих элементов И первой и третьей групп, вторыми входами...

Номер патента: 1068929

Опубликовано: 23.01.1984

Авторы: Домрачев, Подолян

МПК: G06F 5/02

Метки: градусов, двоично-десятичный, двоичного, код, кода, минут, секунд

...работает следующимобразом.5 10 До момента сравнений выходного кола двоичного счетчика 2 с входным кодом в 15 схеме 8 сравнения на выходе его сохраняется логический О, что позволяет последовательности импульсов с выхода. триггеразашелки 7 заполнять двоичный счетчик 2,В момент сравнения изменение уровня на выходе схемы 8 сравнения на логическую 1 запирает триггер-защелку 7 для прохождения импульсов, причем последнее состояние выхода триггера-защелки 7 сохраняется, Одновибратор 9 вырабатывает импульс записи информации с выходов 2удвоично-десятичных счетчиков 3 - 5 секунд, минут и градусов соответственно в выходной регистр 11. По заднему фронту импульса записи с выХода первого одновибрато.ра 9 вторым одновибратором 10 вырабатывается импульс,...

Номер патента: 1070541

Опубликовано: 30.01.1984

Авторы: Гафаров, Янгиров

МПК: G06F 5/02

Метки: грея, двоичный, код, кода, параллельный

...соединены с выходом последнего элемента И третьей группы, первые входы элементов И третьей группы соединены с соответствующими выходами дешифратора, входы которого соединены с выходами счетчика, введены второй триггер, первый и второй элементы ИЛИ, элемент И, первый и 10 и второй переключатели, второй, третий и четвертый элементы задержки, входы которых соединены соответственно с выходами первого и второго управляющих элементов И, а выходы соединены соответственно с первым и вторым входами элемента ИЛИ, выход которого соединен с входами сброса всех разрядов регистра, кроме младшего, управляющий вход и вход сброса младше го разряда которого соединены соответственно с выходами второго и третьего элементов задержки, третьи входы...

Номер патента: 1075253

Опубликовано: 23.02.1984

Автор: Редченко

МПК: G06F 5/02

Метки: кода, параллельного, последовательный

...дешифратор соединен с адресными входами регистров сдвига группы, элементы И, введены триггеры адреса выходной элемент ИЛИ, а регистры сдвига группы соединены последовательно; причемвыходы дешифратора соединены соответственно с единичными входами триггеров адреса, нулевые входы которых подключены к входу обнуления преобразователя, а единичные выходы - к первым входам соответствующих элементов И, выходы которых через выходной элемент ИЛИ соединены с выходом преобразователя, вторые входы элементов И подключены к выходам соответствующих регистров сдвига группы, а третьи входы объединены и .подключены к,входу синхронизации преобразователя, соединенного со сдвиговыми входами регистров сдвига группы.На чертеже представлена функциональная схема...

Номер патента: 1075254

Опубликовано: 23.02.1984

Авторы: Иванченко, Прокопьев, Щечкин

МПК: G06F 5/02

Метки: двоичный, классов, код, кода, обратного, остаточных, преобразования, прямого, системы

...выход триггера режима соединен с управляющим входом двоичного реверсивного счетчика, группа выходов из щ разрядов которого соединена с информационными входами дешифратора нуля, где щ удовлетворяет условию Рк 2 2 Р, а Рк - величина меньшего модуля в системе остаточных классов, дополнительно введены два элемента ИЛИ-НЕ и схема сравнения, причем выход элемента И-НЕ соединен с первыми входами первого и второго элементов ИЛИ-НЕ выходы которых соединены соответственно с.первыми и вторыми счетными входами двоичного реверсивного счетчика и реверсивных счетчиков по модулю группы, второй вход второго элемента ИЛИ-НЕ соединен с выходом первого элемента ИЛИ-НЕ, второй вход которого соединен с выходом дешифратора нуля меньшего модуля в систе" ме...

Номер патента: 1076898

Опубликовано: 28.02.1984

Автор: Кашаев

МПК: G06F 5/02

Метки: двоично-десятично, двоичного, код, кода, шестидесятиричный

...счетчика, выходы которого являются первыми Выходами преобразователя, первыйвыход генератора сдвинутых серий10 соединен с первым входом второгоэлемента И, второй вход которогосоединен с выходом пересчетного блока, а выход второго элемента И соединен с вторым входом элемента ИЛИ,введены второй дешифратор нуля, блокзадания режима преобразования и делитель импульсов, вход которого соединен с первым выходом генераторасдвинутых серий, а выход - со счет 20ным входом двоичного счетчика зыходы которого являются вторыми выходами преобразователя, второй информационный вход которого соединенс информационными входами двоично 25десятично-шестидесятиричного счетчика, выходы которого соединены синформационными Входами второго дешифратора...

Номер патента: 1076899

Опубликовано: 28.02.1984

Авторы: Балюк, Выжиковски, Каневский

МПК: G06F 5/02

Метки: двоичного, модулю, представление, разрядного, числа

...является преобразо 1 затель дьоичного кода числав его представление по модулю Я,содержащий три.ггер знака, вхоц которого является вхоцом знака преобразователя, вхоцной регистр . состоящий из К + 1 групп двоичных разрядов, вход которого является информационным входом преобразователя,К олоков хранения констант К сумматоров по модулю М и Выходной сумматор, причем выход первой группывходного регистра подключен к первому входу первого сумматора по модулю Я , второй вход которого соединеч с выходом первого блока хранения констант, выхо 11 ; -й группь(1 -1) -го блока хранения констант,ВЫХОД ) - ГО бЛОКа ХраН а 1 кя Констс 1 НТПОДКЛЮЧЕН К ПЕРВОМУ ВХОДУ ) -ГО СУММатОра ПО МОдуЛЮ Л ,. ВтОрОЙ ВХОД-го сумматора гео моцулю М подклочен к...

Номер патента: 1078422

Опубликовано: 07.03.1984

Авторы: Куракин, Суворин

МПК: G06F 5/02

Метки: двоично-десятичный, двоичного, кода

...1 йспределитель импульсон содержит пбследовательно соединенные генератор 55одиночных импульсов, (и)й блокУуправляемой задержки и элемент задержки, выход которого является последним выходом распределителя импульсов, входы З.-го (1=1,26.-1) 60элемента ИЛИ соединены с вторымивходами И (5.+1)-й группы, а выход-го элемента ИЛИ соединен с управляющим входом 1-го блока управляемойзадержки 23. 65 Недостаток данного преобразователя состоит в относительно низкомбыстродействии,.что связано с отсутствием анализа нулевого содержимогопервой группы разрядов входного кода,т.е, для ряда кодов (а именно длявсех ходов, не имеющих единиц впервой группе) добавочный тактявляется лишним, неоправданно задерживающим преобразование.Цель изобретения -...

Номер патента: 1078423

Опубликовано: 07.03.1984

Авторы: Кочнев, Стеценко, Шароватов

МПК: G06F 5/02

Метки: двоичный, код, кода, троичного

...вторая входнаяшина соединена с вторым складывающим входом шестого троичного элемента, первый складывающий вход которого соединен с выходом второго троичного элемента.На фиг, 1 представлена функциональная схема преобразователя троичного кода 1,0,1 в двоичный код; нафиг. 2 - временная диаграмма его работы.Устройство содержит троичные элементы 1 - б, первую 7 и вторую 8входные шины и выходные шины 9 - 11.Первая входная шина 7 соединена спервым и вторым складывающими входами элемента 1 и первыми складывающими входами элементов 2 и 3, втораявходная шина 8 соединена с первымвычитающим входом элемента 1, первыми и вторыми вычитающими входами .элементов 2 и 3 и вторым складывающим входом элемента 6. Выход элемента 1 соединен с первым и...

Номер патента: 1083179

Опубликовано: 30.03.1984

Авторы: Вершков, Хлевной, Швецов

МПК: G06F 5/02

Метки: двоичный, код, кода, непозиционного

...которых соединены с выходами соответствующихтриггеров группы и управляющимивходами коммутатора, выход-й схемы сравнения группы (1:1 -й ), где11 - число модулей входного кода,4соединен с нулевым входом 1 -го иединичным входом (1+1)-го триггерагруппы, единичный вход первоготриггера группы является входом 5пуска преобразовтеля.На чертеже приведена структурнаясхема предлагаемого преобразователя.Преобразователь непозиционногокода в двоичный код содержит группу 1 Овходных регистров 1, в которые заносятся остатки преобразуемого числа в СОК, группу счетчиков 2 по модулям, группу схем 3 сравнения,группу элементов И 4, группу триггеров 5, коммутатор 6, накопительныйсумматор 7 по модулю, элемент ИЛИ 8,информационный вход 9 вход 10 пуска,тактовый...

Номер патента: 1084779

Опубликовано: 07.04.1984

Авторы: Титов, Шурмухин

МПК: G06F 5/02

Метки: двоично-десятичный, двоичного, кода

...разрядов и первым и вторым входами элемента запрета формирователя эквивалентов, выход переполнения сумматора тактов .соединен с входом первого разряда регистра признаков соседней старшей тетрады формирователя эквивалентов и первым входом первого разряда сумматора тактов, вторые входы первого и второго разрядов которого соединены соответственно с выходами первого и третьего разрядов, выходы первого, второго и четвертого разрядов которого совместно с выходом элемента запрета формирователя эквивалентов являются выходами тетрады формирователя эквивалентов, вход первого разряда первой тетрады формиронателя эквивалентов является входом подготовки формирователя эквивалентовНа фиг.1 приведена структурная схема предложенного...

Номер патента: 1084780

Опубликовано: 07.04.1984

Авторы: Королева, Шурмухин

МПК: G06F 5/02

Метки: двоично-десятичный, двоичного, код, кода, параллельный, последовательного

...вторые входы всех суммирующих тетрад группы, кроме первой, соединены с выходами соответствующих тетрад.выходного регистра, выходы первой тетрады выходного регистра соединены с разрядными входами первой суммирующей тетрады группы, вход переноса которой соединен со стробирующим выходом блока выделения младшего разряда.Блок десятичной коррекции содер- жит четырехразрядный сумматор,элемент И и элемент НЕ, выход кото рого соединен с первым входом эле мента И, второй вход которого соединен с выходом третьего разряда четырехразрядного сумматора, выход четвертого разряда которого соединен с входом элемента НЕ, а выход переноса четырехразрядного сумматора является выходомопереноса блока десятичной коррекции и соединен с входом переноса...

Номер патента: 1086424

Опубликовано: 15.04.1984

Авторы: Барметов, Боев, Евтеев

МПК: G06F 5/02

Метки: двоично-десятичный, двоичного, кода, обратно

...или прямого ной установки преобразователя и сое- кода с выхода сумматора 7.ф 25динен с входами сброса триггера, Коммутатор 2 осуществляет передачу счетчика, регистров двоичного и двоич кода с информационного входа 19 прено-десятичного кодов, выходы которых образователя или с выходов регистраявляются соответственно первой и 16 двоично-десятичного кода. Выходы второй группами информационных выхо- регистров 5 и 16 являются первой 20 дов преобразователя, вторая группа З 0 и второй 21 группами выходов преобинформационных входов которого соеди- Разователя, выход 22 которого являетнена с первыми информационными входа- ся выходом конца преобразования, ми второго многоразрядного коммута- Управляющий вход 23 задает выбор затора, вторые...

Номер патента: 1087981

Опубликовано: 23.04.1984

Автор: Чистяков

МПК: G06F 5/02

Метки: кода

...второго делителя частоты подключен к входу двоично-десятичногосчетчика, выходы которого соединеныс выходными шинами преобразователякода, а входы установки двоичногосчетчика подключены к входным шинам преобразователя кода, введенывторой задающий генератор импульсови второй элемент И, выход которогосоединен с входом второго делителячастоты, первый вход второго элемента И подключен к выходу дешифратора нуля, а второй вход второгоэлемента Й соединен с выходом второго задающего генератора импульсов.На чертеже изображена функциональная схема преобразователя. кода.Схема содержит первый задающийгенератор 1. импульсов, первый элемент И 2, двоичный счетчик 3, дешифратор 4 нуля, первый делитель 5частоты, второй делйтель б...

Номер патента: 1087982

Опубликовано: 23.04.1984

Авторы: Волков, Орлов, Шостак

МПК: G06F 5/02

Метки: двоичного, значного, значный, код, кода

...вход подготовки которого соединен с входомустановки сдвигающего регистра, вторыми входами первого и четвертогоэлементов ИЛИ и входом сброса пер вого счетчика, счетный вход второгосчетчика соединен с выходом второгоэлемента И, второй вход которогосоединен с единичным выходом триггера подготовки, выход первого эле мента ИЛИ соединен с нулевым входом первого триггера блокировки, еди -ничный вход которого соединен с входом разрешения записи преобразователя вход разрешения считывания которого соединен с первым входом четвертого элемента И, второй вход которого соединен с нулевым выходомвторого триггера блокировки, 1-ыевыходы первого и второго дешифрато Ров (1=1-И, где Н - максимальнаязначность входного и выходного кодов) соединены с...

Номер патента: 1087983

Опубликовано: 23.04.1984

Авторы: Кузнецов, Хлюнев

МПК: G06F 5/02

Метки: грея, двоичный, код, кода

...ИЛИ и элемент НЕ, вход которого соединен с выходом первого элемента ИЛИ группы и с первыми входами первого ,55 и второго элементов И, выходы элементов И -й группы =1-(иЦ соединены с входами -го элемента ИЛИ группы, выход которого соединен с управляющий входом (+11 -го 60 триггера, прямой выход которого соединен с первым входом первогоэлемента И 1-й группы, второйвход которого соединен с инверсным выходом 1-го триг-,гера, прямой выход которого кроме и-го, соединен с первым входом второго элемента И 1-й группы, второй вход которого соединен с инверсным выходом (1 +1)-го триггера, третьи входы первого и второго элементов И 3-й группы 3=2-(и)3 соединены с первым управляющим входом преобразователя, второй управляющий вход которого...

Номер патента: 1089571

Опубликовано: 30.04.1984

Автор: Гафаров

МПК: G06F 5/02

Метки: грея, двоичный, код, кода, обратно

...с выходами первого; и второго Феррит-транзисторных элементов запрета соответственно, выходы которых соединены с вторыми входами записи второго и первого двухвходовых феррит-транзисторных элементов памяти, тактовые входы которых соедийены соответственно с первым и вторым тактовыми входами преобразователя, выходы одновходового, первого и второго двухвходовых феррит-транзисторных элементов памяти соединены соответственно с размыкающим контактом переключателя, с выходом преобраэрвателя и с замыкающим контактом переключателя, переключающие контакты переключателей первого и второго блоков неравнозначностн соединены соответственно с запрещающим и информационными входами первого и второго феррит-транзисторных элементов запрета второго и...

Номер патента: 1089572

Опубликовано: 30.04.1984

Авторы: Злотник, Рейзин

МПК: G06F 5/02

Метки: веса, двоичного, код, кода, постоянного

...на две части:первые К и последние г и-К разрядов. Соответственно раэ биение множества слов ПДК проиэвадйтся на подмножества, которые отличаются друг от друга числом единиц (весом), Подмножество ПДК с весами слов ЧК, в. ,ш "г характерно тем, что ему однозначно соответствует К-часть слова КПВ, а в г-часть добавляется а- ч единиц. Остальным подмножествам ПДК ставятся в соответствие подмножества КПВ с различными весами г -час" ТИВ качестве примера ниже приведеноадекватное разбиение множеств слов ПДК с к 8 и Кпв о=11 н а=6. Вес ПДК КПВНа чертеже представлена блок-схема предлагаемого преобразователя.Устройство содержит вход 1 регистр 2 входного кода, счетчик 3, постоянное запоминающее устройство 4, регистр 5 выходного кода, шифратор 6...

Номер патента: 1089573

Опубликовано: 30.04.1984

Авторы: Иванченко, Молчанов, Прокопьев, Щечкин

МПК: G06F 5/02

Метки: двоичный, классов, код, кода, обратного, остаточных, преобразования, прямого, системы, чисел

...управления переводом в двоич" ный код и обратно устройства соответственно, нулевой выход второго триггера подкювочен к входам управления сложением первого счетчика и вычитавием счетчиков с второго по (о+1)-й, единичный выход второго триггера подключен к входам управления вычитанием первого счетчика и сложением счетчи" ков с второго по (о+1)-й, выходы счетчиков соединены с входами соответствующих дешифраторов нуля, содержит третий и четвертый элементы И, причем входы с первого по третий третьего элемента И соединены соответственно с единичным выходом первого триггера, тактовым входом устройства и прямымвыходом четвертого элемента И, инверсный выход которого подключен к третьему входу первого элемента И, выход третьего элемента И...

Номер патента: 1092490

Опубликовано: 15.05.1984

Авторы: Боюн, Мамедов

МПК: G06F 5/02

Метки: данных, форматов

...триггера, прямой и инверсный выходы которого ивыход элемента И являются соетветственно последовательными прямым и инверсными информационными выходами и выходом переноса разряда блока нормализации мантиссы.На фиг,1 приведена блок-схемапредлагаемого преобразователя, нафиг,2 - схема блока управления, нафиг.З - схема двух разрядов блоканормализации мантиссы и коммутаторамантиссы.Преобразователь (фиг.1) содержит блок 1 нормализации мантиссы, счетчик 2 порядка, коммутатор 3 мантиссы,коммутатор 4 порядка и блок 5 управления, триггер 6 знака мантиссы, выход 7 занятости, выход 8 переполнения, выход 9 разрешения выдачи, вход10 окончания приема, тактовый вход 11 преобразователя, вход 12 разрешения приема.Блок 5 управления (фиг,2)...

Номер патента: 1095169

Опубликовано: 30.05.1984

Автор: Святный

МПК: G06F 5/02

Метки: двоично-десятичного, двоичный, кода

...преобразователи, умно" житель 2.1, состоящий из четырехразрядных сумматоров 7 - 9, группу элементов НЕ 6, сумматор 3, состоящий йз четырехразрядных сумматоров 10-14.Входы первого 1.1 трехразрядного преобразователя соединены с входа" ми 4.1 4.12. Входы второго 1.2 трехраэрядного преобразователя соединены с входами 4.Э 4.24, а выходы 91.е. М 10 соединены с входами А 1 А 10 и входами В 2 В 11 четырехразрядных сумматоров 7 - 9. Навходы Р , В, четырехраэрядного сумматора 9 и на входы А 11, А 12,8 12 четырехразрядного сумматора 8 подан сигнал логического нуля. Выход переноса четырехразрядного сумматора 9 соединен с входом переноса Р четырехразрядного сумматора 7, выход переноса четырехраэрядного сумматора 7 соединен с входом переноса...