Преобразователь двоичного кода в двоично-десятичный

Соеэ СоветскихСоцкьлнстнчюсннхРеспублик ОП ИСАЙИ Е ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДВТЕЛЬСТВУ и 864278(Ъеударетааем 11 каяктат СИР аф Малан кзааретеикй я етхрытвя(088.8) те Дата опублякованмя опвса.ня 17.09.81(71) Заявмтель 4) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА В ДВОИЧНО-ДЕСЯТИЧНЫЙ Изобретение относится к автомати. ке и цифровой вычислительной технике и может быть использовано при построении двоично-десятичных преобразователей,Известен преобразователь двоичного кода в двоично-.десятичный, содержащий счетчик, дешифратор и распределительНедостаток этого преобразователя состоит в низком быстродействии, связанным с последовательной обработкой разрядов довичного кода.Наиболее близким к предлагаемому является преобразователь двоичного кода в двоичнйй. код в двоично-десятичный, содержащий накапливающий сумматор, состоящий из комбинационного сумматора и регистра, информационный вход которого соединен с выходом комбинационного сумматора, а выход соединен с первым входом комбинационного сумматора, блок управления вычитанием, двоичный счетчик, коммутатор, выходной регистр, входы которого соединены с соответствукхцими выходами коютутатора, информационныйвход которого соединен с выходом двоичного счетчика, а управляющие нхоф ды соединены с соответствующими акт"ходами блока управления вычитаниемг 1.Недостаток этого преобразователятак же состоит в низком быстродействии, так как в нем осуществляетсяпоследовательное вычитание иэ исход-ного двоичного числастепекейдесятнчного числа, представленных двоич"ным кодом,Целью изобретения является повышение быстродействияЭта цель достигается тем, чтопреобразователь двоичного кода в деся.тичный, содержащий накапливающий сумматор, состоящий из комбинационногосумматора н регистра, информационный вход которого соединен с выходом комбинационного сумматора. а выход40 соединен с первым входом комбинационного сумматора, блок управления вычитанием, двоичный счетчик, коммутатор, выходной регистр, входы которого соединены с соответствующими выходами коммутатора, информационныйвход которого соединен с выходом двоичного счетчика, а управляющие входысоединены с соответствующими выходами блока управления вычитанием, дополнительно содержит блок Формирования двоичных эквивалентов, блок управления сдвигом, элементы И первыевходы которых соединены с входом эа- "списи регистра и тактовым, входом преобразователя, вторые входы соединеныс соответствующими выходами блока управления сдвигом и соответствующимивходами первой группы входом блокаформирования двоичных эквивалентов,20а вчходы элементов И соединены с соответствующими входами двоичногосчетчика, выход накапливающего сумма-.тора соединен с входами блока управления сдвигом и блока управления вы 25читанием выходы которого соединены ссоответствующими входами второй группы входов блока формирования двоичных эквивалентов,А также тем, что в нем блок упГ,равления сдвигом содержит первый ивторой элементы 2 И-НЕЙИ, первый ивторой элементы ЗИЛИ-НЕ/ЗИЛИ, входыкоторых являются входом блока управления сдвигом, выход первого элемента ЗИЛИ-НЕ/ЗИЛИ явля тся первым 35выходом блока управления сдвигом инверсный выход первого элемента ЗИЛИ"НЕ/ЗИЛИ соединен с первыми входа"ми элементов 2 И-НЕ/2 И, второй входпервого элемента 2 И-НЕ/2 И соединенс выходом второго элемента ЗИЛИ"НЕ/./ЗИЛИ, инверсный выход первого элемента 2 И-НЕ/2 И соединен со вторымвходом второго элемента 2 И"НЕ/2 И,выходы первого и второго элементов 452 И-НЕ/2 И являются соответственно вторыми третьеим выходами блока управления сдвигом.На фиг. 1 приведена блок-схемапреобразователя; на Фиг, 2 - пример 30выполнения блока управления вычитанием; на Фиг. 3 - пример выполненияблока управления сдвигом для преобразования 13 разрядных, двоичных чи"сел. 55Преобразователь содержит накапливающий сумматор 1, состоящий из регистра 2 и комбинационного сумматора 3, блок 4 управления вычизанием, блок5 управления сдвигом, блок 6 формирования двоичных эквивалентов, элементы И 7-9, двоичный счетчик О, коммутатор 11, выходной регистр 12, выходы 13-15 блока 4 управления вычитанием, выходи 16-18 блока 5 управления сдвигом. Блок 4 управления вычитанием содержит (фиг. 2 ) элементы ИЛИ 19-24, элементы И 25-31. Блок 5 управления сдвигом содержит (фиг.З) элементы 3 ЦЛК-НЕ/ЗИЛИ 32,33 и элементы 2 И-НЕ/2 И 34,35. Тактовый вход преобразователя Зб соединен с входомзаписи регистра 2 и первыми входамиэлементов И 7"9.Выходы регистра 2 соединены со вхо-,дами блока 4 управления вычитанием, входами блока 5 управления сдвигом и первымн входами комбинационного сумматора 3. Выходы комбинационного сумматора 3 соединены со входами регистра 1. Выходы 13-15 блока 4 управления вычитанием подключены к первым входам блока Формирования двоичных эквивалентов и к управляющим входам коммутатора 11. Выходы блока 6формирования двоичных эквивалентовподключены ко вторым входам комбинационного сумматора 3, выходы 16"18блока 5 управления сдвигом соединеныс управляющими входами блока 6 и спервыми входамь элементов И 7-8, Выходы элементов И 7-9 соединены совходами двоичного счетчика 10 следующим образом: выход элемента И 7со входом первого (младшего) разряда счетчика 10, выход элемента И 8 со входом второго разряда (вес,2),выход И 9 подключен ко входу третье"го (вес.4) разряда двоичного счетчика 10, Вторые входы элементов И7-9 н вход записи регистра 2 соединены с тактовым входом преобразова, -теля. Выход двоичного счетчика 10соединен с информациощючн входамикоммутатора 11, выходы оторого подключены ко входам выходного регистра 12,Принципы работы преобразователяоснованы на вычитании из двоичногочисла двоичных кодов степеней десятичного числа 1000, 100, 10). В зависимости от значений разрядов двоичного числа вычитаемая константаможет умножаться на 1,2 или 4, т.евычитаются числа 4000, 2000, 1000, 400,200,100,40,20,10. Количество вычитаний подсчитывается двоичным счетчисоответствующую тетраду выходногорегистра 12 (тетрада тысяч, сотен,,десятков), единицы двоично-десятичного числа фиксируются в регистре 2накапливающего сумматора 1. Так, наприме, число 7695 преобразуется за 9тактов, причем в первом такте вычтено число 4000, во втором - 2000, втретьем - 1000, четвертом - 400, пя 10 том - 300, шестом -40, седьмом и восьмом - по 20, в девятом также вычтеночисло О.Блок 4 управления вычитанием осуществляет анализ всех разрядов со 15 держимого регистра 2,Функции выходов блока 4 имеютследующий видВыход 13 = Й д +8+8 +д +88+8 (85+Й о 9+аЗ+82)1;2выход 1536+а 5+а 4+аЗ (а 2+а 1)3где а 1 - а 12 значения двоичных разрядов,25Наличие на входах блока 4 управ-.ления вычитанием любого из разрядоваО-а 12 (веса 024, 2048, 4096) свидетельствует О том, что анализируемоечисло содержит "тысячи". Об этом жесвидетельствует одновременное нали 30чие а 5-а 9 или а 1-а 9. В этих случаяхпоявится сигнал на выходе 13. О нали Ичии в анализируемом числе сотен свидетельствует один из разрядов а 7-а 9комбинация разрядов а 5, аЬ при наличии35 одного из разрядОВ а 2-84, В этом случае появляется сигнал на выходе 14.При наличии одного из разрядов 34 а 6 или комбинации разрядов а 2, аЗили а 1, аЗ появляется сигнал на вы 40 ходе 15, Появление сигнала на Выходе13 блокирует выходы 14, 15 блока 4 управления Вычитанием. После сформирования тетрады "тысяч" двоично-десятичного числа снимается условие блоки 45 ровки иа входе элемента И 28 и начнется Формирование тетрады "сотен",затем "десятков" двоично-десятичногочисла. Сигнал с выхода элемента И 31,появляющийся при отсутствии сигналов50 на выходах 13-15 (анализируемое числоне содержит тысяч, сотен и десятков )может быть использован как сигналконца преобразования.Сигнал на выходе 16 блока 5 управ 55 ления сдвигом появляется при наличииединицы в разрядах а 12, а 9, а 6 Веса4096, 512, 64). В этих случаях константа передается на вход комбинацион 5 8 ком с последующей фиксацией в выходном регистре.Преобразователь работает следующим образом.В исходном состоянии в регистр 2 записано преобразуемое двоичное число, двоичный счетчик 10 и выходной регистр 12 установлены в ноль. Код, записанный в регистре 2, анализируется в блоке 4 управления вычитанием. Если анализируемый код содержит "тысячи", то появляется сигнал на выходе 13 блока 4 управления вычитаИ Инием, если код не содержит тысяч а содержит "сотни", то появляется сигнал на выходе 14, а если он содержит только "десятки", то появляется сигнал иа выходе 15. По сигналу с выхода 13 блок 6 формирования двоичных эквивалентов формирует двоичный код числа "тысяча" - 01111011110, по сигналу с выхода 14 - двоичного кода числа "сто" " 01100100, с выхода 16 " двоичного кода числа "десять" 01010 (коды показы, начиная с младших разрядов ). Одновременно осуществляется анализ разрядов двоичного числа в блоке 5 управления сдвигом, который вырабатывает указания, на сколько разрядов должен быть сдвинут соответствующий двоичиойоэквивалент, Если константа должна быть передана на вход комбинационного сумматора 3 без сдвига появляетоя сигнал на выходе 18 блока 5 управления сдвигом, если должна быть сдвинута на один разряд (умножена на два), то появляется сигнал на выходе 17, если должна быть сдвинута на два разряда (умножена на 4), то появляется сигнал на выходе 16 блока 5 управления сдвигом. Одновременно сиг.налы управления сдвигами с выходом 16-18 поступают на.:первые входы элементов И 7-9.Комбинационный сумматор 3 осуществляет вычитание из двоичного числа, записанного в регистре 2 константы, поступающей с выхода блока 6. При поступлении импульса тактовой частоты результат вычитания записывается в регистр 2, а в двоичный счетчик 10 добавлена единица в соответвующий разряд, Операциявычитаемаяповторяется с каждым импульсом тактовой частоты до тех пор, пока число в регистре 2 не станет меньше десяти.Коммутатор 11 осуществляет запись , содержимого двоичного счетчика 10 в 64278 6формула изобретения 50 7 864278ного сумматора 3 со сдвигом на 2 разряда (умноженной на 4). При наличиив анализируемом числе одного иэ разрядов а 11, а 8, а 5 (веса 2048, 256,32)появляется сигнал на выходе 17, покоторому константа передается на входкомбинационного сумматора со сдвигом,на один разряд (умножена на 2). Востальных. случаях константа передается без сдвига. 1 ОСигналы с выходом 16.-)8 блока 5управления сдвигом управляют добавлением единиц в двоичный счетчик )О.Если константа передается со сдвигомна два разряда (имеется сигнал на выходе 16 блока 5 управления сдвигом),при поступлении импульса тактовой частоты появляется сигнал на выходе элемента И 9 и добавляется единица в разряд двоичного счетчика 10, имеющеговес 4, т.е. содержимое счетчика увеличивается на 4. При наличии сигналана выходе 17 в счетчик добавляетсядва, а при наличии сигнала на выходе18 добавляется 1 в младший разряд Идвоичного счетчика 10,Время преобразования в предложенном устройстве меньше, чем в известном, так как за одну операцию можетвычитаться константа, умноженная надва или четыре. Так, для приведенноговыше примера преобразования числа7695. в преобразователе 2 )понадобится 25 тактов, тогда как в предложенном только 9. Кроме того, предложенный преобразователь проще в реа 35лизации, так как отпадает необходи 1мость анализа знака остатка послекаждой операции вычитания и нет необходимости в восстановлении операн 40да при отрицательном знаке остатка.Для Восстановления операнда необходимо иметь дополнительный регистроперанда, либо добавлять к остаткуВычитаемое, т.е, требуется дополнительное оборудование 1. Преобразователь двоичного кода в двоично-десятичный, содержащий накапливающий сумматор, состоящий из комбинационного сумматора и регистра, информационный вход которого соединен с выходом комбинационного сумматора, а выход соединен с первым входом комбинационного сумматора,Источники информации,принятые во внимание при экспертизе864218 Подписиго комитета СССРи открытийРаушская наб.,з 77937 Тираа 748ВНИИПИ Государствеиипо делам изобретений13035, Иоскеа,.Ж-Э 5 5