Патенты с меткой «умножения»

Номер патента: 1532918

Опубликовано: 30.12.1989

Авторы: Дрозд, Огинский, Полин, Шапо

МПК: G06F 7/52

Метки: двоичных, умножения, чисел

...элементов 4-1, 4-24-8 первойгруппы - конъюнкции с весовыми функциями 2 ,2,22 " (1 с=0,1,2,евв,7)аНа одноразрядном сумматоре 5 складываются конъюнкции, имеющие одинаковые в такте весовые функции с четнымзначением 1 с , а также сигналы с выходов четных разрядов переносов сумма"тора 5, задержанные на регистрахгруппы 7, и сигналы с выходов нечет- .ных разрядов переносов сумматора 6,задержанные на регистрах 7 группы,Сигналы с выходов суммы однораз-.рядных сумматоров 5 и 6 поступаютна информационные входы коммутатора 8, который под действием СИ подключает указанные сигналы на выход17 устройства, в первых и вторых половинах тактов, Таким образом, с вы-:хода 17 устройства с удвоенной частотой следования синхроимпульсов СИснимается...

Номер патента: 1534471

Опубликовано: 07.01.1990

Авторы: Кричмара, Романовский, Сердцев

МПК: G06F 17/16

Метки: ленточной, матрицу, матрицы, полную, умножения

...третьего такта в опера ционном блоке (3,1) вычисляется частично сумма а хЪ. На следующем такте она Фиксируется в третьем регистре 5.На пятом такте первая частичная 20 Сумма а хЪ 4 записывается в элемент 2 задержки на такт и подается на третий вход операционного блока (4,1). В этом же такте и н этом же операционном блоке происходит запись в пер вый 3 и второй 4,регистры значений а, Ъ.В результате умножения и суммирования в блоках б и 7 вычисляетсяС= аЪ 44 + а 4 Ъд 4,30На следующем такте значение сЗаписывается в третий регистр 5 ипоступает на выход устройства.35Остапьные элементы матрицы сС ) вычисляются аналогично н конвейерном режиме .Формула изобретения40Устройство для умножения ленточной матрицы на полную матрицу, содержащее...

Номер патента: 1536374

Опубликовано: 15.01.1990

Авторы: Шостак, Яськевич

МПК: G06F 7/52

Метки: умножения, чисел

...на и разрядов множимого иподсуммирование к нему суммы частичных произведений, сформированной впредыдущем цикле и хранимой в блоке 6(младшие разряды), В итоге получается новая сумма частичных произведений,При этом запись в блок 6 первогоразряда суммы частичных произведений,формируемой блоками 2, начинается вовтором такте каждого цикла, так какв первом такте этот разряд записывается в первый регистр 4. 1(роме того,младшие и разрядов этой суммы, хотяи подаются в этом цикле в блок 6, однако в дальнейшем не используются ввычислениях (это достигается соответ 6374 6 5 1,0 15 20 25 30 35 40 45 50 ствующей настройкой коммутатора 5),остальные ш,п разрядов этой суммы всоответствуюцие моменты времени поступают на вход второго слагаемогои-го...

Номер патента: 1536399

Опубликовано: 15.01.1990

Авторы: Драенков, Изотов, Татур, Якуш

МПК: G06F 11/22, G06F 17/16

Метки: матриц, умножения

...импульсов на управляющие входы элементов памяти по группам 10 и 11 (нафиг,4 эти сигналы не показаны) осуществляется вывод диагноза, Наличие хотя бы одной "1" в выходном словедлиной п свидетельствует о возникновении отказа устройства,В результате рассмотрения тестирования основной части, аппаратуры осталась непроверенной исправностьсвязей внешних входов устройства соконечными вычислительными модулями,Структура сети позволяет выполнитьданную проверку путем прогона всех "О"и всех "1" по первым и вторым группамвходов и выходов устройства,формула изобретенияУстройство дпя умножения матриц, содержащее матрицу пдп (где и - порядок перемножаемых матриц) вычислительных модулей, причем 1-й (1 = 1,и) вход первой группы информационных входов...

Номер патента: 1543400

Опубликовано: 15.02.1990

Авторы: Золотовский, Коробков

МПК: G06F 7/52

Метки: дробь, переменной, умножения

...в регистр, в противном случае содержимое регистра не изменяется . По заднему фронту тактирующегосигнала с входа 1 3 устройства содержимое регистра сдвигается . Таким об "разомна сумматоре 5 и регистре 6осуществляется деление переменной назнаменатель . Частное образуется ра зряд з а разрядом , начиная со старшихразрядов , Разряды частного поступаютна сумматор 1 1 и регистр 1 О , гд е осущес твляет ся умножение частного начислитель , Так к ак числитель сфо рмиров ан , то умножение ведется по обычной схеме параллельно -последовательного умножения, начиная со старшихразрядов множителя и со сдвигом текущего произведения в сторону старшихразрядов ,Так как дробь всегда положительна ,а переменная может принимать как...

Номер патента: 1548779

Опубликовано: 07.03.1990

Автор: Злотник

МПК: G06F 1/02

Метки: генератор, таблицы, умножения, числовых, элементов

...по входу 2 устанавливаетсчетчик 3 в нулевое состояние, Формирователь 5 Формирует из тактовых импульсов синхронизирующие импульсы,следующие с периодом Т =-1/Р.,=Т,(р)После установки счетчик 3 начинаетсчет тактовых импульсов., поступающихпо входу 1, и последовательно выдаеткоды номеров столбцов таблицы умножения, равные числовым ненулевым элементам первой строки таблицы 1, 2,а в ар в у р 1 КОды поступают напервый вход сумматора 4 на синхронизирующий вход которого поступают крат 50ные импульсы от Формирователя 5, Навторой вход сумматора 4 поступает результат суммирования, полученный впредшествующий период Т с выхода регистра б, хранящего суммарное числов течение одного периода Т . Од 55новременно регистр б выдает число Ь;в схему 7,...

Номер патента: 1562904

Опубликовано: 07.05.1990

Авторы: Борисенко, Титов

МПК: G06F 7/49

Метки: коэффициенты, умножения

...разрядов множимого передкоторым следует В нулей, так как третий сдвиговый регистр 5 в начале цикла обнулился. Сигнал с выхода третьего коммутатора 9 записывается в чет"вертый сдвиговый регистр б и используется в следующем цикле вычислениядля вычитания из суммы частичных произведений и Формирования действительных старших разрядов произведения.В начале каждого цикла вычисленияво второй сдвиговый регистр 4 произ562904 6произведений) на вычитателе 2 изсуммы частичных произведений производится вычитание множимого. 5 1 водится параллельная перезапись млад ших разрядов К произведения (суммы частичных произведений), сформированных в предыдущем цикле вычисления в первом сдвиговом регистре 3. Одновременно в триггер переноса последовательного...

Номер патента: 1569823

Опубликовано: 07.06.1990

Авторы: Немшилов, Родин, Титов

МПК: G06F 7/52

Метки: умножения

...разряды множителя до (1-1)-го включительно равны нулю, Если и Ь=О, то сигнал опроса распространяется дальше в сторону старших разрядов. Если Ь,=1, то Е =О и, таким образам, опрос последующих разрядов множителя запрещается элементом И 6,.Пусть Ь =Ь = =Ь , =), а Ь; =1, в этом случае сигналы Ч,и У, равны нулю, 2;, =1, Е, - :О. Элемент И 12 по тактовому сигналу ТФормирует сигнал Х,=1, которым открывается ь-я линейка ключей генератора 1, Если при этом и Ь, =1, то элемент И 13, Формирует одновременно сигнал У =1, по ко( торому в сумматоре 4 выполняется операция вычитания. В конце такта (по завершении операции сложения или вычитания в сумматоре) по сигналу Т производится установка в "О" триггера 14; регистра 2 множителя. Он устанавливается...

Номер патента: 1569824

Опубликовано: 07.06.1990

Авторы: Жалковский, Шостак, Шпаков

МПК: G06F 7/52

Метки: умножения

...буферных регистров 5 - 8 подсоединены к 4-входовому сумматору (эти выходы обозначены прерывистой линией), то после выполнения и первыхтактов необходим еще один такт, в котором четырехрядный код сворачиваетсяк однорядному. При отсутствии 4-входового сумматора окончательный результат образуется после и дополнительных тактов, в течение которых из устройства через его выход 17 выводитсяс соответствующими преобразованиями 46 информация, хранимая в буферных регистрах 5 - 8.В зависимости от указанных вариантов получения окончательного произведения возможны два разных способа его 45 коррекции согласно алгоритму умножения чисел в дополнительном коде.Если умножение выполняется с помощью 4-входового сумматора за (и+1)тактов, то тогда возможен...

Номер патента: 1571574

Опубликовано: 15.06.1990

Авторы: Дудкин, Яковенко

МПК: G06F 7/49

Метки: умножения

...который установит триггер 9-2в единичное состояние, что в своюочередь приведет к томучто на первых выходах элементов И 17-1-2,17"2-2 172, , 17-ипоя",вится единйчный сигнал, единичныйсигнал через элемент ИЛИ 11.поступит.,также на вторые входы элементов: мый разряд регистра 2 (а именно копросу его мы приступили), к которому прикреплены элементы И 13-1,14-1,равен нулю, тогда на выходе элемен 55та И 14-1,появится единичный сигнал,так как на его входе два единичныхсигнала с выхода элемента ИЛИ .11 и синверсного выхода опрашиваемого разО О О0 4 5 7 1 О 14 9 1ряда регистра 2, это приведет к тому,что на вторых входах элементовИ 13-2, 14-2 появится единичный сигнал Положим, что регистр 2 имеет вразряде, к которому подключеныИ 13-1, 14-2...

Номер патента: 1571580

Опубликовано: 15.06.1990

Авторы: Гамзаев, Гусейнов, Эфендиев

МПК: G06F 7/52

Метки: умножения

...регистра 17 и значение мно 1 кимого с входа 12 устройства поступаЮт иа входы блока 16 умножения, на выходе которого получается утроенное его значение, которое вновь записы вается в регистр 17.Алгоритм работы устройства совпа- дает с алгоритмом работы прототипа.Если множитель имеет число значащих разрядов меньше, чем количество 4 О разрядов регистра 7, то после того, как все значащие разряды регистра 7 станут равными О, на выходе элемента И 1 1 поЯВитсЯ .единичныи сигнал у кото рый установит в единичное состояние триггер 10 окончания цикла умножения, который на своем выходе вырабатывает сигнал, означающий конец умножения, который поступает на выход "Конец умножения" устройства, Одновре О менно с выхода триггера 10 окончания цикла...

Номер патента: 1575173

Опубликовано: 30.06.1990

Авторы: Шостак, Яськевич

МПК: G06F 7/52

Метки: умножения, чисел

...выполняетсяза и циклов, каждый из которых реализуэуется за (п+1) тактов, В течение одного цикла в устройстве формируетсячастичное произведение множимого наодин разряд множителя, а также осуществляется.подсуммирование этого частич5173 5 15 20 25 ЗО 5 157ного произведения к ранее накопленнойсумме частичных произведений. На Фиг.Зприведена диаграмма, поясняющая рабо-ту устройства в течение двух цикловдля случая п=4 (например, 32-разрядные сомножители, представленные в2 ф-ричной системе счисления).Ниже кратко описывается работа в течение одного цикла,В первом такте каждого цикла вблоке 5 осуществляется умножение соответствующего разряда множителя, хранимого в младшем разряде регистра 2и поступающего на вход 10 блока 5,.на младший разряд...

Номер патента: 1575174

Опубликовано: 30.06.1990

Авторы: Джус, Романов

МПК: G06F 7/52

Метки: двух, разрядных, умножения, чисел

...1 И, формируется первое частичное произведение. В этом случае,когда блок 9 вырабатывает управляющийсигнал ."Меньше-равно", первое и следующие частичные произведения представляют собой соответственно несдвинутый и сдвинутый на требуемое число разрядов влево код первого сомножителя, хранящийся в регистре 4 мно 40жимого, Сформированное таким образомпервое частичное произведение черезэлементы ИЛИ блока 2 элементов ИЛИпоступает на входы накапливающего сумматора 5 для накопления соответствую 45щей суммы частичных произведений. После задержки на один такт работы устройства в блоке 8 последовательногоопроса значащих разрядов сомножителяимпульс производит опрос следующего50более старшего, разряда регистра 3 .множителя. Длительность первого...

Номер патента: 1575180

Опубликовано: 30.06.1990

Авторы: Латынов, Попов

МПК: G06F 7/68

Метки: импульсов, следования, умножения, частоты

...=И + + Ь Ы ;, то частота на выходе устройства будет определяться следующим образом:.Р М Р ,ат,ен.м - МР ф И(Т+ЛТ)Р, Т.+ДТ, кф 1где Р = ---- частота следованияХ Т+ДТимпульсов на соответствующем участкелинеаризации,В том случае, когда входной сигнал соответствует линейному участку, код коррекцииИ =0 и в сумматоре 5 будет переписываться только код И, , Импульс входной последовательности проходит через элемент 1 задержки и сбрасывает счетчик 2 в нулевое состояние, подготавливая его к работе. Импульсы тактовой последовательности Р проходят через делитель 10 час- Ототи следования импульсов на счетный вход счетчика 2, В течение каждого периода Т следования импульсов входной последовательности в счетчике формируется кодовый эквивалент И=Т, Р М ....

Номер патента: 1578711

Опубликовано: 15.07.1990

Авторы: Баран, Шостак

МПК: G06F 7/52

Метки: умножения

...влево на один, два и три двоичных разряда соответственно. Значения разрядов регистра 1 множимого идвукратного множимого через входы 9,10 поступают на первые входы модулей16 первой и второй строки каждой подматрицы умножителя 5 соответственно,четырехкратное и восьмикратное множимые через входы 11; 12 поступают насоответствующие входы модулей 17третьей и четвертой строк каждой под 55матрицы умножителя 5 соответственно.Каждая строка умножителя 5 управляется соответствующим двоичным разрядомрегистра 2 множителя. Если разряд множителя ранен единице, то в соответствующей строке модулей осуществляется прибавление кратного множимого к сумме частичных произведений, сформированной на выходе предыдущей строки модулей умножения, Тетрадные...

Номер патента: 1580352

Опубликовано: 23.07.1990

Авторы: Вышинский, Тихонов, Фесенко

МПК: G06F 7/52

Метки: умножения

...соответствующих разрядов управляющего регистра 15. В момент поступления синхро-сигнала 8, нулевой сигнал с выходаэлемента И 16 второй группы эакрыва"ет элемент И 17 третьей группы,Еди"ничный сигнал с выхода элементаИ 16 второй группы обнуляет дополнительные триггеры фиксаторов 25,2,26.2, 27.2, 28.2 суммы и переносасоответствующей распределительнойячейки 1 4 группы в момент перезаписиинформации из основных триггеров.Округление и младших разрядоэ выполняется их отбрасыванием, так как выходы соответствующих им вторых фиксаторов 26 сумм не подключены к выходуустройства.50Первые фиксаторы 25.1 сумм распределительных ячеек 14 группы послепоступления в них старших разрядоврезультата, подключаются к выходуустройства для вывода результата,причем...

Номер патента: 1583935

Опубликовано: 07.08.1990

Автор: Телековец

МПК: G06F 7/49

Метки: коэффициент, умножения

...10 результата. Значения старшего (и+1)-го разряда суммы (с выхода переноса старшего и-го разряда параллельного сумматора 9) суммируется с значением и-го разряда предыдущего частичного результата (с выходов старшего и-го разряда регистра 10 результата) в последовательном сумматоре 11, работакщем в избыточной системе счисления. Результат умножения с выходов последовательного сумматора 11 подается на выходы положительных 12 и отрицательных 13 значений произведения устройства, Результат умножения выдается последовательно старшими разрядами вперед в избыточной двоичной системе счисления.Формула изобретенияУстройство для умножения на коэффициент, содержащее регистр коэффициента, блок элементов И, блок анализа знака, регистр результата и...

Номер патента: 1583939

Опубликовано: 07.08.1990

Авторы: Батюк, Грицык, Кожан

МПК: G06F 17/10, G06F 7/544

Метки: полиномов, умножения

...необходимы для функционирования устройства в фазе сортировки. Фаза множения полиномов осуществляется за а тактов. Фаза сортировки (с использованием той же частоты Г) осуществляется за ш и тактов. Тогда для получения на выходе устройства результирующего полинома необходимо ш+ш и тактов.Для организации работы устройства н конвейерном режиме увеличивают частоту работы в Фазе сортировки в и раз, т.е. Г с = и1. Следовательно, на выходе устройства результирующий полином получают через ш+ш тактов после поступления на нход устройства первой пары коэффициентов полинома Р(х).Предлагаемое устройство обладает увеличенным быстродействием по сравнению с известным, что дает возможность применять его для работы в режиме реального времени. Кроме того,...

Номер патента: 1585804

Опубликовано: 15.08.1990

Авторы: Бондарь, Гриневич, Демидов, Семашко

МПК: G06F 17/16

Метки: матриц, умножения

...С.На чертертом такте на первые входы 18 блока 8 суммирования поступают операции с выходов 21 блока 5 суммирования, а на вторые входы 19 - с выходов 21 блока 5 суммирования.В конце четвертого такта работы устройства на выходах блока 8, суммирования будут сформированы следующие операнды; на выходе 21, - с =а Ь;, + +а 1 э Ьэ 1+ а Ь 1+ а 1 Ь.,+ а Ь 1+ + а, Ь 1+ аЬ 1+ а 1 Ь 1, н выход+ а 1 ьЬХ+ а 1 Ь+ а 1 цЬ 11 фна выходе 21- а,Ь 11+ аЗЬ э 1+ ау + аЬ ; на выходе 211 - О.Таким образом, в конце 4 такта на сумматоре 20, блока 8 суммирования будет сформирован первый элемент с11 результирующей матрицы С, а на сумматорах 21 и 21начнется формирование соответственно элементов с, и с 1.Аналогично вычисляются остальные элементы матрицы-результата С....

Номер патента: 1587230

Опубликовано: 23.08.1990

Авторы: Демидов, Сабельников

МПК: G06F 7/52

Метки: комплексных, накоплением, умножения, чисел

...в регистрах 26,28,31 и 33 тдкже осуществляется общим тактирующим сигналом), В последуощих тактах первого этапа устройство работает аналогично, причем в случае равенствд адресов ячеек памяти па первых и вторых входах "Адрес" блоков 1 и 4 сигнал Ю е с выхода блока 32 устанавливается в "0", что обеспечивает запрещение записи инФормации по первым портам блоков 1 и 4. Суммирование в этом случае ведется только сумматорами 9 и 12 (сигнал П устанавливается в "1", разрешая загрузку инФормации по вторым входам сумматоров 9,12)Этим устраняется неопределенность, возникающая при записи различной информации в одну и ту же ячейку двухпортовых блоков 1,4 памяти Кроме того, для правильной работы устройства сигналы Пе, 0должны быть равными (на87230...

Номер патента: 1587495

Опубликовано: 23.08.1990

Автор: Шароватов

МПК: G06F 7/49

Метки: два, кода, троичного, умножения

...и отрицательной полярности), где знак числа определяется знаком старшегооразряда: А = А 3 + А 3 + А 3 + На ьходе 9 устройства получают результат умножения числа на два, На фиг,2 в первом - третьем тактах показана временная диаграмма процесса умножения числа +1.3 + (-1)- 3= = -2,О на два, результат умножения равен (-1) 3 + (-1) 3= -4оУстройство работает следующим образом.При поступлении положительного импульса (первого разряда числа) на вход 7 тактовым импульсом первой фазы первого такта согласно логике работы элемента, записанной в таблице, он передается на первый вычитающий вход элемента 2 и второй складывающий вход элемента 3, а также положительный импульс с входа 8 пере. дается на первые вычитающие входы элементов 3 и 4. Тактовым...

Номер патента: 1587498

Опубликовано: 23.08.1990

Авторы: Годись, Дрозд, Огинский, Полин

МПК: G06F 7/52

Метки: двоичных, умножения, чисел

...диаграммами, Числа, указанные на временныхдиаграммах выходов разрядов регистров 3 и 4, означают номера разрядов множимого и множителя, причеммладшему разряду соответствует номер1, а старшему номер 8Под действием указанных последовательностей разрядов множимого и множителя на выхо,пах элементов 5 группыформируются последовательности конъюнкций, отображенных на соответствующихвременных диаграммах двухразряддтьтмикодами, которые соответственно являтотся номерами разрядоп множпмого имножителя, формируемыми элементами Игруппы. При этом на выходах элементовИ 5,1-5.8 группы формируются кодтъюдтко, т ации с весовыми функциями 2 ,2 ,22 1 . Эти конъюнкции поступают навходы блока сложения, который в каждом такте с частотой синхронизацииСИ...

Номер патента: 1587503

Опубликовано: 23.08.1990

Авторы: Василевич, Коляда, Селянинов

МПК: G06F 7/72

Метки: комплексных, модулярной, системе, счисления, умножения, чисел

...номер1 константы И с первого выхода элемента 10 задержки поступает на третьиадресные входы блоков 11.1-11,1 с-,1памяти. В блоке 5 осуществляется формирование дополнительного кода15 ( / - М,/ /- Ы,",/ ) числа (-Аф),который с выхода блока 5 через первую группу информационных входовблока б поступает на входной регистр7, В регистре 8 посредством блока 920формируется модулярный код (ос(,ффЫ) числа А ; из блока памяти 11,считывается набор константЧ; ( о(;, ос" 1) = ( К, (о, Ы 1)1"1 о о/ 1)(формулы 1 и 2), При этом первая компонента данного набора К (осо 1)с первого выхода блока 11. памятипередается на -й вход блока 14 суммирования вычетов по вспомогательному модулю, а 3-я компонента набора-В ( Ы. , о 1 ) Ц = 2 3 . . ., ц + 1 )поступает на х...

Номер патента: 1589271

Опубликовано: 30.08.1990

Авторы: Евстифеев, Куракин, Луценко, Соколов

МПК: G06F 7/52

Метки: 12n-разрядных, двоичных, умножения, чисел

...1 с, учитывающими множитель 2" в алгоритме (2), а после прихода сиагнала Б, к операнду е подсуммируется информационная часть операнда Е, причем так, чтобы первый значащий бит операнда Е сложился с двадцать четвертым битом опе-. ранда е (фиг.36). На 27-м такте работы устройства на выходе сумматора 3 формируется маркер промежуточного операнда 1 щ (е+Ы 212 -, который поступает на первый информационный вход сумматора 4 (фиг,1), который, начиная с 28-го такта работы устройства, будет осуществлять суммирование операнда 1 с нулевыми старшими разрядами операнда Б, учитывающими множитель 2 з в алгоритме (2), На 37- м такте работы устройства действие сигнала Б з прекращается и на выходах элементов И-НЕ 31.1-31,4 устанавливаются...

Номер патента: 1594526

Опубликовано: 23.09.1990

Автор: Монашкин

МПК: G06F 7/38, G06F 7/52

Метки: двоичных, кодов, последовательных, умножения

...и-разрядноепроизведение ХУ, которое поступит ца пер.вые входы коммутатора. Номер канала, ца тельном двоичном коде с периодом Т тактовой частоты, поступзкгцей с входа 3 устройства. 1 цл,1 Скоторгый поступает очсреднои результат,определяется текущим значением счетчика 5, который в первые п тактов находится в нулевом состочнии.Одновременно с выдачей значения Х Уна ицформациоцгьге входы коммутатора наего вход разрешения через элемецт ИЛИ 7поступает сигналсццхроизиругощИй выдачурезультата операции первого блока.Этот сигнал позволяет передавать значениеХ У ца выход 6. Г 1 о окончании его дейст 20 вия происходит отключение первого каналакоммутатора 4 от его выхода 6. Черезинтервал времени Лт после выдачи значенияХУ на выход 6 устройства...

Номер патента: 1594528

Опубликовано: 23.09.1990

Автор: Зубарев

МПК: G06F 7/52

Метки: величину, постоянную, умножения

...прибавляется в том случае, если величина отбрасываемой части больше половины едиццць гг-го разряда, т, е. числа /2 2 ". При этом старший разряд отбрасываемой части содержит еди ни цу. Если, величи на отбрасываемой части меньше половины единицы и-го разряда (в ее старшем разряденуль) и-й разряд числа остается без изменений.Для ггОЯЫИЕИИЯ точЦОСтн вЫПОЛЦЕЦИя операции умножения необходимо перед ок1594528 15 20 формула изобретения 45 50 руглением прибавить к произведецик величину, противоцолокцую по знаку и равную половице ошибки округления а константы. Т. е., если округление константы произошло в меньшую сторону, необходимо к результату умнокения прибавить величину а/2, аесли в большуо - вычесть. Последующая операция округления...

Номер патента: 1601655

Опубликовано: 23.10.1990

Авторы: Нерух, Хижняк, Шаворыкина

МПК: H01J 25/00

Метки: излучения, умножения, частоты, электромагнитного

...волны, падающей на сгусток, и может быть увеличена на несколько порядков путем варьирования параметров волновода или частоты падающей волны, Сущность спосо ба состоит в том, что при отражении электромагнитной волны от Фронта лазиеннсгс сгустка ве 1 н;цццент умножения чется Асрмулсй5 16 О будет слабой во всей области. изменения % . Примеры такой зависимости приведены на фиг. 2, Следовательно, при заданной величине коэффициента умножения частоты путем варьирования волноводного фактора можно очень сильно менять величину коэффициента усиления, увеличивая ее на несколько порядков, Зависимость максимального значения К от % при заданном значении Р для случая полубесконечного сгустка приведена на фиг. 3. Значение плазменного параметра о,...

Номер патента: 1603379

Опубликовано: 30.10.1990

Авторы: Прохоров, Шатилло

МПК: G06F 11/00, G06F 17/16

Метки: умножения

...прохождениясигналов через логические элементы И;макс .- величина, равная боль.шему из элементов,записанных в квадратных 20скобках,Работа устройства для умноженияв режиме тестирования (фиг.6) отлича-ется от работы в режиме вычислениятем, что в исходном состоянии на уста новочный вход 13.6 одновременно с импульсом сброса подается положительныйимпульс длительностью Ь .с с,с р30Этот импульс устанавливает навсех выходах переноса одноразрядных сумматоров 4.г (г = 1, 3, 5,) сигнал " 1". Затем осуществляется подача тестовых значений первого операнда А (множимого) и второго операнда В (множителя) аналогично тому,какэто осуществлялось в режиме вычислений. Кроме того, синхронно с разряда" ми первого операнда В осуществляет ся подача разрядов...

Номер патента: 1603380

Опубликовано: 30.10.1990

Авторы: Баран, Шостак

МПК: G06F 7/52

Метки: умножения

...десятичные сомножители без знаков, буферные регистры 8 и регистр 3 обнуляются (цепи обнуления не показаны).В первом такте работы устройства в узлах Ч ма грицы Аормируются тетрадные произведения, которые в дальнейшем суммируются с учетом занимаемых ими весовых позиций в соответствующих узлах 5 тетрадного суммирования по правилам двоичной ариАметики,Затем суммы, полученные на выходах узлов 5 тетрадного суммирования, преобразуются из двоичного кода в десятичный в преобразователях 6 двоичного кода в десятичный.Первый такт работы устройства заканчивается с приходом синхроимпульса на вход 11 устройства, по которому производится одновременно запись результата с выходов коммутаторов 7 в буАерные регистры 8, удво ение содержимого регистра 1...

Номер патента: 1608649

Опубликовано: 23.11.1990

Авторы: Кравцов, Кравцова

МПК: G06F 7/52

Метки: умножения

...сомножителя У,16086 том частичного произведения, такжеравным нулю (входной бит), бит частичного произведения от ОУ 1,который-транзитом проходит через ОУ 1,для взаимодействия с соответствующимибитами в ОУ 1,я Ь(п+1)"й временнойиитервап. В (и+1)-й временной интервал на порте вывода результата выход8 ОУ 116 появляетсЯ первый бит про Оизведения п,бит 7 взаимодействуетс битом Х 21 битом переноса от ОУ 1 л,битом частичного произведения отОУ 1 и , поступающим транзитом черезОУ 1 я., а бит частичного произведения от ОУ 1), транзитом проходитчерез ОУ 1для взаимодействия с соответствующими битами в ОУ 1,д .в(и+2)-й временной интервал и т.д,В (Зп+1)-й интервал последний бит п) 20появляется на порте выводарезультата . - выход 8 ОУ 1)Рассмотрим...