Патенты с меткой «умножения»

Номер патента: 638961

Опубликовано: 25.12.1978

Авторы: Андреев, Родионов, Федоров

МПК: G06F 7/39

Метки: умножения

...- с первыми входами первого и второго элементов И-НЕ, вторые входы которых соединены с единичным и нулевым выходами первого триггера соответственно, второй выход синхронизатора импульсов соединен с первыми входами третьего и четвертого элементов И - НЕ, вторые входы ко- ТОРЬ:Х СОЕДИНЕНЫ С НУЛЕБЫМ И едИИчныМ выходами БтОрого триггера, первые выходы первого счетчика соединены с первь-"и входами элементов И-НЕ первой группы, выходы которых соединены с первой группой входов сумматора, первая группа Б входов второго счетчика соединена с перзой группой входов элементов и - НЕ второй группы ВыхОды которых соедчнены со второй группой БходОБ сумматора .1Однако известное устройство имеет низкий динамический диапазон перемножаемых чисел.Целью...

Номер патента: 640292

Опубликовано: 30.12.1978

Авторы: Жабин, Корнейчук, Тарасенко

МПК: G06F 7/39

Метки: умножения

...1 в регистр 4 и прием кода регистра 3 в сумматор 2, В сумматоре 2 происходит суммирование кода этого сумматора с кодами регистров 3 и 4. По третьему управляющему сигналу осуществляется правый сдвиг содержимого регистра 1 и левый сдвиг содержимого сумматора 2,В сумматоре 2 сдвиг осуществляется следующим образом. Код -го разряда (= =1, 2, и+2) переписывается в +1 разряд, В 1-й и и+4-й разряды переписывается код и+5-го разряда, а и+5-й разряд не изменяют своего состояния. Одновременно со сдвигом по третьему управляющему сигналу в выходные триггеры 18 переписывается код трех старшпх разрядов сумматора 2 (одновременный сдвиг и выдача кода старших разрядов сумматора 2 возможны, так как сумматор является сдвигающим, а следовательно, кажчый...

Номер патента: 640330

Опубликовано: 30.12.1978

Авторы: Кривенков, Михляев, Твердохлеб, Чугуй

МПК: G06G 9/00

Метки: аналоговое, матриц, оптическое, умножения

...фотоприемник 11. 2 ОУстройство работает следующим образом.Распределение интенсивностей излучения от источника света 1, проходя через конденсорную линзу 2 и диффузный рассеивающий элемент, освещает компенсирующий транспарант 4. Наличие конденсорной линзы 2 перед диффузным рассеивающим элементом 3 приводит к тому, что любая выделенная точка диффузного рассеивающего элемента 3 освещает компенсирующий транспарант 4 практически одинаковым образом, независимо от положения этой точки на диффузном рассеивающем элементе 3. Возникающая при этом неравномерность освещенности в плоскости транспаранта 5 с записью изображения первой матрицы, обусловленная характером диаграмм направленности диффузного рассеивающего элемента 3, устраняется с помощью...

Номер патента: 647686

Опубликовано: 15.02.1979

Автор: Быков

МПК: G06F 7/52

Метки: умножения

...13 последующего разряда. Управляющие входы узлов запоминания: ) переноса 14 четных разрядов подключены к первой тактовой шине 11, а нечетных разрядов - ко второй тактовой шине 12. Работает устройство следующим образом.Множимое и множитель вводятся в регистры мпожимого и множителя 5 и 8, после чего па управляющие входы 9 и 10 подаются пачки тактовых импульсов.Регистры множимого и множите.я 5 и 8 являются сдвиговыми, После подачи первого тактового импульса на первый управляющий вход устройства 9, цифра, находящаяся в старшем разряде регистра множителя 8, управляет передачей в накапливающий сумматор 1 четных разрядов регистра множимого 5. После этого производится сдвиг в регистре множителя 8 в сторону старших разрядов, и после подачи...

Номер патента: 648980

Опубликовано: 25.02.1979

Автор: Баклан

МПК: G06F 7/39

Метки: деления, нормализованных, умножения, чисел

...делителя;ь., ,.О, . Р соо ги 81 ствии им 13К Ебли . Обратных величин блока 7п.стс(длено (К+1) оазряцное число Р" ОЕ( 3 ;Ормировде(ия частичных произве".1(й, одновременно на другой входб;Е.а 6 поступает делитель из ре:;Ра 1.ПроизведеииЕ ЕЗ Р образуется зази(11 а. В первом цикле в блоке б;:,:.:.о.:,е:. тся перемножение делителя Вн; лсьои разряд величины Р ,получено ".астичное произведение через сумЕ нередаетс в регистр 3. Зат;.л блоке б образуется произведениеЕд К дробных разрядов величины Ри полученное частичное произведениере(бавле(ется к 11 редвдрительно сдвие(уто(лу Влево содержимому регистра 3.Вели:Еина Е находится как дополне 11:; роизведения В Р,до 1, В соответствии с условием 2, в старших разря: дх с нулевого до (К)-й величина...

Номер патента: 650075

Опубликовано: 28.02.1979

Авторы: Добрис, Корчагин, Лакийчук, Садомов, Хохлов

МПК: G06F 7/39

Метки: п-разрядных, умножения, чисел

...последовательности с выходов элементов И 3, 4, 5, 11 - 13, образующие 6 произведений А, В; (1=1, 2, 1=1, 2, 3), поступают через соответству.ющие двух - и трехвходовые сумматоры на входы 17, 19, 21, 23 двоичного счетчика результата в соответствии с весовыми коэффициента)ли 2-)к-/ г 1Первый цикл заканчивается по истечении полного периода работы генератора 7 :псевдослучайных чисел.Бо втором цикле в преобразователи 1, 2 код в вероятнос заносятся коды В В в преобразователь 8 в к Аз, а остальные преобразователи 9 и 10 обнуляются, Вычисления повторяются, По окончании второго цикла с первых разрядов счетчика результата, т. е. с каскадов преобразователей 1, 19, 21 считывается результат произведения. Операция закончена.Для разъяснения сущности...

Номер патента: 651341

Опубликовано: 05.03.1979

Авторы: Гусев, Иванов, Контарев, Кремлев, Кренгель, Шагивалеев, Щетинин, Ярмухаметов

МПК: G06F 7/39

Метки: умножения

...разрядов регистра множителя 6 выбирают следуюшим образом. Содержимое группы разрядов 7 - 9 регистра множителя 6 через элементы И - НЕ 14 - 16 по сигналу из блока управления 22 5 Опринимается на разряды 18 - 20 буферногорегистра 17. При этом ввиду отсутствия сиг, нала со счетчика 23, свидетельствующего о его нулевом состоянии, в старший разряд651341 6Умножение происходит путем многократ.ного Выполнения действий, приведенных в таблице. Оно состоит из элементарных операций: либо сложения суммы частных произведений, расположенной на сдвиговом регистре 3, и множимого, расположенного на регистре множимого 2, либо вычитания множимого из суммы частных произведений и операцийсдвига результата на двойном сдвигателе, образованном сдвиговым регист...

Номер патента: 651359

Опубликовано: 05.03.1979

Авторы: Бабаян, Морозов

МПК: G06G 7/16

Метки: умножения

...напряжение на выходахмножительного элемента с управляемой крутизной и парафазными выходами изменяются приизменении напряжений на его входах. Вследствие 2 аэтого коллекторные токи выходных транзисто.ров, управляемые входи ьгми напряжениями,приобретают дополнительную нелинейность,дана схема устроиства,содержит множительный элемент мой крутизной и парафазными выхоонный усилитель 2, масштабныеСоставитель ехред О.Андрей Утехина Корректор Д Мельиичеик Тираж 779 ПадЦНИИПИ Государственного комитета СССР по делам изобретений и открытий 3035, Москва, Ж, Раушскаи иабд. 4/5 пися каз 807/4 ал ППП "Патент", г, Ужгоро роектнаи, 4 3резисторы 3-5 и дополнительный операпноеыйусилитель 6,Выход операционного усилителя 2 являетсявыходом устройства.При...

Номер патента: 651360

Опубликовано: 05.03.1979

Авторы: Климов, Медяков

МПК: G06G 7/163

Метки: аналоговых, действия, механизма, отношение, передаточное, переменное, поступательного, сигналов, умножения

...со входом онь рационного усилителя, причем один вывод потен. циометра через третий масштабный резистор соединен с шиной нулевого потенциала.651360 гф М-ой.с Сон -г 6 в 1 п Ч 1 (М) ф ы исполнидействия, и, отсчит иг ЦНИИПН Заказ 80746Тираж 779 Подписное Филиал ППП "Патент",г.Ужгород, ул.Проектная, Схема устройства представлена на чертеже,Устройство содержит операционный усилитель 1, входные масштабные резисторы 2, - 2 п,потенциометр 3, движок которого механическисвязан с осью 4 нагрузки механизма поступатель 3ного действия, первый 5, второй 6 и третий 7масштабные резисторы.На входы усилителя подаются напряженияО, -Оп, на выходе усилителя имеется напряжениеОвых ефУстройство работает следующим образом.Резисторы 5-7 вместе с...

Номер патента: 652560

Опубликовано: 15.03.1979

Автор: Пешков

МПК: G06F 7/39

Метки: десятичных, умножения, чисел

...множителя.Работу данного устройства можнопояснить на примере выполнения умножения двух конкретных десятичных чисел:Х 39 множитепь).и У=85 множи 40 мое). Вэтом.спучае в системе 8, 4,2, 1 имеем:Х = 0011 1001;У = 1000 0101;Действия на отдельных тактах двух цик 45лов можно представить следующим образом: ОО 01 2 такт На чертеже приведена структурнаясхема устройства дпя умножения десятичных чисел.Устройство содержит регистр множитепя 1, сумматор 2, блок формированиямножимого 3, допопнитепьный регистр4,бпок управпения 5.Устройство работает следующим образом.Перед начапом умножения в регистрмножителя 1 заносится десятичный кодмиожитепя, в младшие тетрады блокаформирования множимого 3 заносится кодмйожи мого,Умножение осуществляется...

Номер патента: 657434

Опубликовано: 15.04.1979

Авторы: Кравец, Михеев, Тархов

МПК: G06F 7/38

Метки: матричное, сложения, умножения

...5, регистр множимого 6, регистр множителя 7, элементы И 8, распределитель тактов 9, триггер 10.В режиме извлечения квадратного корня устройство работает следующим образом. В исходном состоянии триггер 10 находится в нуле, ключ 2 закрыт, В регистре 3 записано подкоренное число, регистры 6 и 7 устаномены в ноль. По сиг- налу начала преобразования триггер 10 устанавливается в единицу и открывает ключ 2, Первый импульс генератора устанамивает один такт на распределителе тактов 9 и через открытый элемент И 8 устанавливает в единицу старший разряд (на чертеже сверху) регистров множимого 6 и множителя 7. На выходе комбинационной схемы умножения 5 формируется квадрат числа, записанного в регистрах, который подается на схему сравнения 4,...

Номер патента: 660049

Опубликовано: 30.04.1979

Авторы: Бальва, Марчук, Самойлов

МПК: G06F 7/52

Метки: умножения

...8 результата, вход которого соединен с выходом сумматора 7.Устройство работает следующим образом.Перед началом вычислений начальные значения первого и второго сомножителей заносятся соответственно в счетчик 1 и счетчик 2, младшие и старшие п-разрядов точного значения произведения - в выходной сумматор 7 и счетчик 8 результата, На входы счетчиков 1 и 2 одновременно поступают соответственно приращения Лх и Лу, представляющие собой короткие импульсы.Принципиально схемы счетчиков 1 и 2 выполнены таким образом, что изменение состояния счетчиков происходит по заднему фронту счетных сигналов Лх и Лу (что, например, осуществлено в счетчиках, выполненных на интегральных .элементах 155 серии),Таким образом, состояния счетчиков остаются...

Номер патента: 661560

Опубликовано: 05.05.1979

Авторы: Бродовский, Вилков, Морозов, Ольховский

МПК: G06G 7/16

Метки: аналоговое, умножения

...третьим входом выходного сумматора и ходами блоков выделения полусуммы иполу- разности, а выход - со входом третьего нелинейногоэлемента; входы компаратора соединены соответственно с выходом блока ложительного опорного напряжения, а вымание при экспертизе 1. Прйменение и проектирование операМ., Мир, 1974, 2. Авторское свидетельство СССР115979, кл. 6 06 б 7/16, 1955 661560выделения максимума и третин нелинеййыйи выход усилителя 7 с коэффициентом уси"- элемент, выход которого через последователь- . ления минус два подключается "ко входуно соединенные ключ и усилитель соединен с усилителя 3. В результате напряжение с вы третьим входом выходного сумматора и-не- хода элемента 5 суммируется с усиленнымпосредственно с четвертым входом выход...

Номер патента: 661571

Опубликовано: 05.05.1979

Авторы: Котолевский, Лукашенок, Ревзин

МПК: G06G 9/00

Метки: гармонические, сигналов, умножения, фотоэлектрическое, функции, электрических

...(Фиг, 2) частей, Для упрощения описания конструкция поясняется на примере двухканального устройства с порядковыми номерами гармоник И=1,2 и 3Увеличение числа каналов умножения и порядкового номера гармонической зависимости сопряжено лишь с увеличением числа фоторезисторов 11 и с добавлением концентричных светонепроницаемых шаблонов 16 модулирующего диска 4.На модулирующем диске 4 (Фиг.3) размещены 2 х К х р 1 концентричные светонепроницаемые шаблоны (где К в . число пар Фоторезистивных множительных мостов, а а - число гармо. - ник), в виде замкнутых овалов, определяющие гармонические функции гармоники требуемого порядка, построЕнные в полярных координатах относи" тельно начальных окружностей, распО ложенных соосно с осью вращения...

Номер патента: 662939

Опубликовано: 15.05.1979

Авторы: Жабин, Корнейчук, Тарасенко, Щербина

МПК: G06F 7/39

Метки: умножения

...сдвинутой на два разряда Вычисления в устройстве ведутсяпо 40 в р ввправо, а в сумматоре 4 получаем следующему алгоритму: число В; (10). Вычитание хиз сосходное состояние:. 1-ггдержимого сумматора 4 Н( прй этомо- о о (4) " совмещено во времени со сдвигом. Не- В каждом 1.-м цикле: Первый такттрудно убедиться, что на сумматоре 4 Н =к +445 будет получен тот же результат йСРоВ, 1 если вместо непосредственного вычита- АсА ФФния Х;при сдвиге в первый разэяд1 ф 4 О;(Ц " сумматора 4 переписывать значение не Второй такт: с третьего, а с четвертого разряда. 4-2 А, 50 В предлагаемом Устройстве задержка появления старшей цифры результаЭ;=3; 4 Ь-та на выходе составляет два цикла, Третий тактЪт,е, для пОлучения точного результа;. 2, если Н; с,1,та...

Номер патента: 662940

Опубликовано: 15.05.1979

Автор: Скрипицына

МПК: G06F 7/39

Метки: умножения

...(,7 15 23 31 39 47 55 63), А(с) - с управляющими входами 0(еДц. Если число, образованное б младшими :0,1,1-1 коммутатоРа сдвига ко"40 разрядами. множителя является членом па в соответствий со значением"смат- .1 матрицы, то узлом управления воэрицы 0 с, втОрые выходыблока удрав-: : буждается выход 27 и на коммутатор ленин, В(в) и В(с) соответствующиепоступает Множимое в прямом коде безф определяемым й Ът 1 адшими разрядами . сдвига. Если число, образованное 6 регистра множителя числамявляющими ь;падшими разрядами множителя является элементами одной из 1 матрицся членом 11 матрицы, то на коммукс-кЗв/с,соэ и одной из в матрицтатор подается с выхода 28 блока упВв=ЬЗс/сисопэд, где строки обейх равления 21 утроенное множимое (для матвип...

Номер патента: 662941

Опубликовано: 15.05.1979

Авторы: Лужецкий, Стахов

МПК: G06F 7/52

Метки: умножения, целых, чисел

...выход которого соединен со вторым входом сумматора; авыход блока управЛения соединен суправляющим входом генераторапоследовательности обобщенных чисел Фибоначчи, вход которого является вторым входом устройстваНа чертеже показана функциональная схема устройства для умножения целых чисел. Устройство содержит генератор, последовательности обобщенных чиселФибоначчи 1, предназначенный дляпоследовательного формирования обобщенных чисел фибоначчи, сумматор 2,предназначенный для получения суммысоответствующих обобщенных чисел фи"боначчи, регистр частичных произведений 3, предназначенный для храненияпромежуточных сумм, регистр множителя 4, в котором хранится р-код фибо"наччи множителя, блок управления 5,осуществляющий управление...

Номер патента: 674190

Опубликовано: 15.07.1979

Авторы: Боцман, Зеленин, Ильченко, Шинкаренко, Штейн

МПК: H03B 19/00

Метки: коэффициентом, переменным, умножения, умножитель, цифровой, частоты

...На чертеже представлена структурная электрическая схема предложенного устройства.Цифровой умножитель частоты с пе-ременным коэффициентом умножения содержит кварцевый генератор 1 и последовательно соединенные дифференцирующую цепь 2,элемент ИЛИ З,управляемую линию задержки 4, делитель частоты"- с переменным коэффициентом деления 5 и элемент И б, другой вход которого соединен с выходом управляемой линии задержки 4, выход элемента И б соединен с другим входом элемента ИЛИ 3; а другой вход делителя частоты с переменным коэффициентом деления 5 .подключен к выходу дифференцирующей цепи 2, а между выходом кварцевого генератора 1 и управляющими входами управляемой линии задержки 4 включены последовательно соединенные регистр сдвига 7,...

Номер патента: 675422

Опубликовано: 25.07.1979

Автор: Скрипицына

МПК: G06F 7/39

Метки: умножения

...на 24. Если пять младших разрядов множителя составляют числа 29или 31, то вырабатывается сигнал управления29 и через блок 11 в сумматор поступает промежуточное произведение, равное множимомув прямом коде, умноженному на 32. Если число, образующееся пятью младшими разрядамимножителя, равно 5, 21, 23, 29 или 31, то выра.батывается управляюшнй сигнал 31, поступаю.щий на вход младшего разряда сумматора и записывающий в него единицу: так как любое иззаписываемых. в сумматор чисел в первую се.рию сигналов управления имеет в младьпем раз.ряде ноль, поскольку все они передаются в не.го со сдвигом влево, прибавление этой единицыпроизводится без потери времени, по сигналу 31в сумматор записывается промежуточное произведение плюс...

Номер патента: 686031

Опубликовано: 15.09.1979

Авторы: Бессмельцев, Бурнашов, Воробьев, Гудков

МПК: G06F 7/52

Метки: импульсов, последовательностей, умножения

...5 (диаграмма 1). С каждым импульсом, появляющимся на выходе блока синхронизации 2, происходит алгебраическое суммирование содержимого реверсивного счетчика 3 значения длины волны в сумматоре б (диаграмма 6). Выход переноса и знаковый выход сумматора б соединены со входами реверсивного счетчика 7, Таким образом, величина перемещения индицируется блоком индикации 6, подключенным к реверсивному счетчику 7. При изменении длины волнына второй информационный вход устройства Вхср поступает импульс(диаграмма Вх ) Внапример с выхода рефрактометра), знак которогоопределяется сигналом, подаваемымна управляющий вход устройства Вх . Этот импульс привяэываетсяф блоком синхронизации 4 к импульсам с выхода б генератора 5(диаграмма 5 б), сдвинуться на...

Номер патента: 686035

Опубликовано: 15.09.1979

Автор: Линецкий

МПК: G06G 7/16

Метки: умножения

...1 через ключ 5 поступит от источника 10 входная величина Х - первый сомножитель. При этом на интегратор 1 постоянно действует еще и напряжение разряда противоположное по знаку сигналу Х.В этот же момент времени интегратор 5 2 заряжается напряжением Б, от источника 11.По мере заряда интегратора 2 напряжение на его выходе увеличивается и в момент времени 1=7; достигаетзначения, равного величине сигналау источника 9 (второй сомножитель) .Тогда срабатывает схема сравнения 4и своим выходным сигналом устанавливает триггер 7 в положение фО,15 Вследствие этого на управляющий входинтегратора подается сигнал, закроется ключ 5 и подготовится к работе логический элемент И 6. С этого момента времени прекращается накопление величины Х в...

Номер патента: 690478

Опубликовано: 05.10.1979

Авторы: Асатиани, Вепхвадзе, Кублашвили, Мирианашвили, Скобелева, Смородинова, Чачанидзе

МПК: G06F 7/39

Метки: двоичных, кодов, п-разрядных, умножения

...8, так как на шину управления 11, начиная со второго такта, подается нулевой сигнал. В результате за семь тактов дробная часть кода множителя записывается в статический регистр 10. Пусть множимое равняется -0,101 ОВ Х(- -Да - ), а множитель -0,1100101 ( --- ), Тогда из регистра сдвига, множимого 26 подается дополнительный код 1,010001, а из регистра сдвига множителя 1 - дополнительный код 0,1100101,На первом такте на выходе элементаИ 2 будет единичный сигнал, который запишется в первый триггер (п - .1) разрядногорегистра 10. На выходе элемента ИЛИ 30 будет нулевой сигнал из-за наличия нулевого сигнала на выходе элемента задержки 28. В результате на выходе элемента И 9 будет единичный сигнал, который через цепочку одноразрядных суммато)ов...

Номер патента: 691888

Опубликовано: 15.10.1979

Автор: Лукашенок

МПК: G06G 9/00

Метки: многоканальное, полигармонические, синуснокосинусные, умножения, функции

...общей диагональю 5 функции работает следующим образом.перемножающих 2 пМ (к - число каналов) При вращении вала 4 модулирующегодифференциальных фоторезистивных мостов, блока 2 с постоянной угловой скоростьюодни диагонали которых подключены кисточникам входных электрических сигналов, а другие диагонали каждой парыперемножающих дифференциальных фоторезистивных мостов являются соответственно синусными и косинусными выходами устройства 21,Недостатком такого устройства яв 5.ляется ограниченное число каналов умножения ввиду значительного возрастанияс их ростом габаритов устройства, главным образом за счетувеличенйя диаметрадиска модулирующего блока.20 тической ячейки.Целью настоящего изобретения является увелйчение числа одновременно...

Номер патента: 705448

Опубликовано: 25.12.1979

Авторы: Беляускас, Валаткайте, Кирвайтис, Лукшене, Отас, Светикас

МПК: G06F 7/39

Метки: умножения

...младшей циФры байта множителя . Если цифра множителябольше единицы, Формируется со,ответствующий сигнал, по которомуодносторонняя память 8 записываетв счетчики 5 и 6 начальный адресдвойного множимого; если цифра мно-.жителя равна единице, то с дешифратора 10 поступит. сигнал, по которомув счетчики 5 и 6 будет внесен начальный аЩэес однократного множимого. В соответствии с этими адресами 40 из буферной памяти 3 выбираются полубайты младшего байта двойного (илиоднократного, в зависимости от величины цифры множителя) множимого ичерез коммутатор 4, который в данный 45 момент не изменяет входной информации,подается на вход сумматора 1.Первая промежуточная сумма произведения получается при сложении множимого с нулем, т.е. содержимое выхода 5 О...

Номер патента: 714395

Опубликовано: 05.02.1980

Авторы: Горшков, Лесников, Петров, Частиков

МПК: G06F 7/39

Метки: умножения, ускоренного

...совпадает с соседней справа его цифрой, соседняя слева цифра есть 1 и предыдущая цифра преобразован ного множителя есть О, то данный разряд преобразованного множителя должен содержать 1.зо3. Если данная цифра непреобразованного множителя совпадает с соседней справа его цифрой или если предыдущая цифра преобразованного множителя не является нулем, то данный разряд в преобразованном множителе есть О.По приведенным правилам можно записать следующие логические уравнения: Ъ40 ь Споп- С и СС+ и+:( д Ч ОО )С 1 П, С+ где И = 0,1, 7 Ъи иЪ соответственно заначения 1 и 1 в данном разряде преобразованного множителя;С и СП+ - значения О соответственно в данном и предыдущем разрядах преобразованного множителя 6 и+,4 и,йи, соответственно значения...

Номер патента: 717680

Опубликовано: 25.02.1980

Автор: Давыдов

МПК: G01T 1/17

Метки: давыдова, им, импульсов, интенсивности, распределенных, статистически, умножения

...ного интервала-диапазон изменениа коэффи. циента деления делителя 3 должен быть от 1 до 3 в зависимости от заполнения ОЗУ(коэффициент 1 при малом заполнении ОЗУс постепенным возрастанием коэффициента При таком построении делителя 3 при незаполненном ОЗУ импульсы формирователя 2 проходят через делитель 3 без изменения импульсы поступают на вход масштабного делителя 4, которым устанавливается коэффи. циент умножения интенсивности потока. С выхода делителя 4 импульсы поступают навход записи ОЗУ 5,Импульсы основного диапазона с въиодаформирователя 1 также поступают на входсумматора 6 и проходят на выход устрой.ства, Одновременно импульсы поступают навход стирания записи ОЗУ 5 и производятнепрерывное уменьшение количества записан.ных...

Номер патента: 717764

Опубликовано: 25.02.1980

Автор: Скрипицына

МПК: G06F 7/39

Метки: множителя, п-разрядов, умножения

...в прямом коде без сдвига .(блок 17 упрввляющий вход 22 для чу,лв 7). Так квк при Этом возбужденвход 25 блока 20, то нв его выходахкоммутируется обратный код числа, цо-данного на его входы, которое, передаваясь в сумматор 8, вычитается, из за-.фиюированного вам результата 8 М,8 Я ЗЯ, 8 Я 2 Я ипи 8 Я М для числа4,8,6 и 7 с(хйэеМственно, Я - миолцьмое) :.:.:Если-"пять младших разрядов множи"теля составляют одю из чисел 12 - 1928 - 31, 20 - 27, то аналогичным образом сйгналами уйфавлеййя"с вйходовблока 9 на входы 28, 29 и 30 черезблоки 16, 15 р 19 передается"Мюййюе,"умноженное на 16, 32 илй 24 соответственно. Если эти пять разрядов множителя составляют число 17 или 28, то"затем возбуждаются выходы 28 й 22блока 9, и через блоки 17 и...

Номер патента: 718843

Опубликовано: 29.02.1980

Авторы: Ерухимович, Зелькин

МПК: G06F 7/39

Метки: умножения

...содержащее два преобразо вателя код - вероятность, генератор псевдо 5случайных чисел, элемент И, счетчик результата, причем счетный вход счетчикарезультата подключен к выходу элементаИ, первйй вХбдкоторого подсоединен к выходу первого преобразователя код в вероность, разрядные входы которого соедине " " "" ны ссоответствующими выходами генератбра псевдослучайных чисел, введейы новыесвязи: второй вход элемента И соединен свыходом второго преобразовагеля код в5роятность, =е (=1, , л) разрядныевходы которогосоединены с (и -- 1) выходами генератора псевдослучайных чисел,На чертеже представлена схема данногоустройства.Ойа содержит генератор 1 псевдослучаиных чисел, преобразователи 2, 3 код в вероятность, регистры 4, 5, элемент И в И...

Номер патента: 723571

Опубликовано: 25.03.1980

Авторы: Глухова, Пешков

МПК: G06F 7/39

Метки: десятичных, умножения, чисел

...сигнал, по которому начинает выполняться первый такт сложения; осушествляется вычитание единицы из кода младшей гетрады, регисгра 3 множителя, разрешается пере- З 5 дача в тетрадь 1 сумматора 1 для сложения кодов гегрзд регистра 2 или 7. При этом, есл в процессе предыдущего суммирования в тетраде сумматора 1 возникает перенос, то в соогветствующем разряде регистра переноса устанав ливаегся "1", что обеспечивает передачу в эту тетраду сумматора для суммирования кода соог ветствуюшей тетрады регистра 7. Если на предшествующем сложении в данной тетраде не возникает перенос, то соответствующий разряд ре 45 гисгра 4 переноса остается в нулевом состоянии, что обеспечивает открывание соответствуюшего разряда блока 6 занесения, что в...

Номер патента: 729587

Опубликовано: 25.04.1980

Авторы: Задубовский, Рейхенберг, Шевченко

МПК: G06F 7/52

Метки: умножения

...сомножителя у, младшиеФормула изобретения Эакар 12 б 1/4Подписное Патент, Проектная, 4 Филиалужгор разряды (вторая половина) которого подаются по входу 9 на первый вход блока памяти 5 и второй вход блока памяти 3.Сумматор 1 может быть выполнен в виде многоразрядной комбинационной схемы. Каждый блок памяти представляет собой одностороннее запоминающее устройство, объем памяти которого равен 2" слов, где и - число двоичных разрядов одного из сомножителей (для слу чая, когда разрядная сетка делится пополам).Умножение в устройстве .осуществляется следующим образом.Половина разрядов одного и половина разрядов другого сомножителя вмес те являются адресом для считывания значения иэ блоков памяти 2-5. Через один такт (время обращения к...