Патенты с меткой «умножения»

Номер патента: 1290304

Опубликовано: 15.02.1987

Автор: Бруфман

МПК: G06F 7/52

Метки: умножения

...который поступает на второй вход элемента И-НЕ 4. Так как в начальный момент на всех выходах с второго по десятый разряд имеется нулевой сигнал, то в это время на выходе РП 1 разрешения группы прерывания блока 3 приоритетного прерь:;вания имеется сигнал запрета, который поступает на первый вход элемента И-НЕ 4, что исключает прохождение стробирующего импульса на вход стробирования мультиплексора 6.Как только будет записан импульс в третьем разряде Я 3 счетчика 1, на вход ЗП 7 блока 3 приоритетного прерыванияпоступает сигнал прерывания. По этому сигналу на выходе блока 3 КПО-КП 2 Кодпрерывания будет сформирован код вектора прерывания, соответствующий высшему приоритету ЗП 7.Это соответствует двоичному коду 001. После поступления на...

Номер патента: 1290312

Опубликовано: 15.02.1987

Авторы: Богданович, Генкин, Кириллов, Скворцов

МПК: G06F 7/68

Метки: код, умножения, частоты

...которого запускается второй одновибратор 7. На вхоцы счетчиков 3 и 9 поступает сигнал с частотой Г/М, где М - за - данный коэффициент умножения, равный коэффициенту деления делителя 2 частоты, За период входных импульсов Т= 1/Гп в счетчике 3 формируется код Е = Т Й/М, который по сигналу с выхода первого одновибратора 6 записывается в регистр 4 и характеризует текущую оценку периода входно:.о сигнала. Одновременно этот код поступает на вхоцы преобразователя 1 прямого кода в дополнительный. Этот дополнительный код поступает на установочные входы счетчика9 и по сигналу с выхода второго одновибратора 7 записывается в счетчик 9. В дальнейшем работа устройства протекает следующим образом.Например, на предыщущел периоде входного сигнала в...

Номер патента: 1291966

Опубликовано: 23.02.1987

Авторы: Малиночка, Рощинский, Титов, Титова

МПК: G06F 7/49

Метки: коэффициенты, умножения

...регистр 6 55 коэФфициента порядка, поступающегопо второй шине 12 коэффициента, и в регистр 7 - порядка множимого, который поступает с шины 10 порядка множимого.В связи с тем, что абсолютное значение мантиссы коэффициента больше единицы, но меньше величины, ко- . торая может вызвать возникновение максимального распространения переноса (на Ъ разрядов в сторону старших разрядов), то формирование первой значащей единицы мантиссы ре" эультата на выходе сумматора 1 в избыточной системе счисления всегДа происходит на 3 -1-м такте вычисления. В связи с этим в устройстве ие требуются коррекция порядка результата и выравнивание разрядной сетки мантиссы результата. Для того, чтобы разряды чисел результата вычисления на выходе 15 мантиссы...

Номер патента: 1291967

Опубликовано: 23.02.1987

Автор: Титов

МПК: G06F 7/49

Метки: коэффициенты, умножения

...и 4 начинают поступать тактирующиеимпульсы. Причем, количество тактовв каждом цикле вычисления равно К+ П(К - разрядность множимого), чтообусловлено задержкой распространенияодноименных бит числа на выходе сумматора 1 в избыточной системе счисления относительно чисел на его входе на П тактов. 20В случае, если сигнал с входа 14управления устройства, который определяет тип коэффициента (1) или (2),переключает коммутатор 2 таким образом, что на его выход коммутируетсясигнал с его второго входа, то навторой вход сумматора 1 в избыточнойсистеме счисления поступают биты множимого с входа 15 множимого старшимиразрядами вперед, а на первый входсумматора 1 в избыточной системесчисления с выхода второго элементаИЛИ 10 - значение того же...

Номер патента: 1291970

Опубликовано: 23.02.1987

Автор: Черкасский

МПК: G06F 7/52

Метки: конвейерное, умножения, чисел, шестнадцатиразрядных

...ячейки (За)-й строки и третьей ячейки (За)-й строки матрицы,информационные входы второго, пятого,седьмого, девятого, двенадцатого,четырнадцатого,шестнадцатого,девятнадцатого,двадцатьпервого,двадцать третьего,двадцать шестого, двадцать восьмого, тридцатого, тридцать третьего,тридцать пятого и тридцать седьмого триггеров а-й группы подключены к выходам множимого соответственно шестнадцатой ячейки (За)-й строки матрицы, пятнадцатой, четырнадцатой и тринадцатой ячеек (За)-й строки50 матрицы, двенадцатой, одиннадцатой и десятой ячеек (За)-й строки матрицы, девятой, восьмой и седьмой ячеек (За)-й строки матрицы, шестой, пятой и четвертой ячеек (За)-й55 строки матрицы, третьей, второй и первой ячеек За-й строки матрицы, информационные входы...

Номер патента: 1291972

Опубликовано: 23.02.1987

Авторы: Костинский, Орлова, Подгорнов, Шугаев

МПК: G06F 7/52

Метки: данных, длины, переменной, умножения

...выход которого является выходом старших разрядоврезультата устройства, выход регист ра множителя является выходом младших разрядов результата устройства,1-выходы (1-2,4 и,и, где и -разрядность множимого) регистра множимого соединены с первыми входами 45 и/2 одноразрядных умножителей группы, вторые входы которых соединены свыходом младшего разряда регистрамножителя, о т л и ч а ю щ е е с ятем, что, с целью повышения быстро действия устройства, введены счетчик,регистр константы, блок памяти, и/2групп элементов И, элемент ИЛИ-НЕ .и элемент И, накапливающий сумматорсодержит сумматор, регистр, комму татор, элемент ИЛИ-НЕ и элемент И,причем вход запуска устройства явля ется входом запуска блока управления,информационный вход счетчика...

Номер патента: 1291975

Опубликовано: 23.02.1987

Авторы: Мышко, Шостак

МПК: G06F 7/52

Метки: умножения

...их суммирование по модулю два. На дополнительный вход этого блока подается с выхода элемента И 3 значение произведения четностей сомножителей, На выходе блока 4 формируется косвенно предсказанная четкость произведения,которая в дальнейшем сравнивается на блоке 6 сравнения с фактической четностью произведения, образованной на выходе второго блока 5 сложения по модулю два, В случае несовпадения значений фактической и предсказанной четностей произведения на выходе 12 устройства формируется сигнал ошибки.Если блок 2 суммирования построен с использованием одноразрядных сумматоров с функциональной зависимостью суммы от переноса, то в предлагаемом устройстве для умножения обнаруживаются все ошибки в произведении (одиночные и групповые),...

Номер патента: 1293728

Опубликовано: 28.02.1987

Авторы: Золотовский, Коробков

МПК: G06F 7/64

Метки: дифференцирования, умножения

...необходимо произвести умножение числа 1/РХ, или 1/РХ, или1/2 РХ. С этой целью перед дифференцированием определяются кратные указанных величин и заносятся в блок 4регистров. Занесение осуществляетсяподачей адреса на входы адреса записи, сигнала записи на вход разрешения,записи и записываемой величинына вход 10. Соотношения между адресоми величиной, записанной в регистр,дано в таблице.1293728 ВНИИПИ Заказ 387/53 Тираж 673 Подписное Произв.-полигр. пр-тие, г. Ужгород, ул. Проектная, 4 и вызнать содержимое соответствующего регистра. С этой целью сумма цифр, поступающих на входы блока 3, на выходе его кодируется в форме адреса регистра, т.е. если сумма равна (-4), то на выходе имеется 000, если (-3), то - 001 и т,д.Подачей сигнала на вход...

Номер патента: 1295381

Опубликовано: 07.03.1987

Авторы: Малиночка, Рощинский, Титов, Титова, Черняк

МПК: G06F 7/49

Метки: коэффициенты, умножения

...счисления в П тактов составляетС + П тактов.Сумма частичных произведений, поступающая на вход второго слагаемогосумматора 1 в избыточной системесчисления, совместно с множимым, поступающим на вход первого слагаемого,участвуют в формировании новой суммы частичных произведений,Рассмотрим результат вычислениясумматора 1 в избыточной системесчисления как произведение множимогона вторую часть преобразованногокоэффициента. Так как выходы сдвигового регистра 2 соединены с вторыми входами одноименных элементов И первой группы элементов И 5, а на первые входы каждого из элементов И первой группы элементов И 5 поступает унитарный код первой части преобразованного коэффициента с выхода первого регистра 3 коэффициента, то на выходе только одного из...

Номер патента: 1297034

Опубликовано: 15.03.1987

Авторы: Мельник, Цмоць

МПК: G06F 7/49

Метки: комплексных, умножения, чисел

...дешифратора 7 код010), или с третьих (на выходе д-годешифратора 7 код 001) информационных входов, или нули (на выходе -годешифратора 7 х код 000).На выходах первой группы коммутаторов 8 имеют и частичных произведений для получения действительной части произведения. На выходах второй,группы коммутаторов 9 - и частичных произведений для получения мнимой части произведения.Информация с выхода элемента ИЛИ10 и с вторых выходов дешифраторов7, ,., 7 п поступает на входыразрядов блока 12 суммирования частичных произведений, веса которыхравны весам младших разрядов соответственно первого 81, второго 8,п-го 8коммутаторов.Информация с выхода элемента ИЛИ11 поступает на вход разряда блока13, вес которого равен весу младшегоразряда коммутатора 9,....

Номер патента: 1297053

Опубликовано: 15.03.1987

Авторы: Дрозд, Минченко, Панченко, Полин, Шабадаш

МПК: G06F 11/08

Метки: матриц, модулю, умножения, чисел

...отбрасываемых частей произведений, На первый и второй входы 35 сумматора б по модулю ш со входов 15и 16 поступают соответственно поря1док элементов матрицы множимого и порядок элементов матрицы множителя,представленные в обратном коде с разрядностью, дополнительной до разрядности, кратной 1, На выходе сумматора б по модулю ш формируется контрольный код порядка произведения,Контрольные коды, снимаемые с выходовблоков умножения группы 3, с выходовузла 4 свертки по модулю ш с сумматора 6 по модулю ш поступают на входысумматора 7 по модулю ш, На входыузлов свертки по модулю ш групп9,1-9,п поступают мантиссы элементов матрицы произведения, представленные в обратном коде с разрядностью,равной Р (в случае необходимости разрядность дополняется...

Номер патента: 1304018

Опубликовано: 15.04.1987

Авторы: Гречникова, Попович, Сварчевский

МПК: G06F 7/49

Метки: модулю, умножения

...1, третий вход Ч 2 управления всехмультиплексоров: подсоединен к выходу Я ., регистра 1. Таким образом, выборка каналов мультиплексоров осуществляется в зависимости от значения,трех последовательных разрядов множителей В, В начале работы устройства на вход 22 блока 6 необходимо подать импульс начальной установки, которыйосбрасывает (Т+1)-разрядный сдвиговый регистр 15 блока 6 в нулевое состояние, что влечет за собой установку КБ-триггеров 7 и 9 в состояние логического "О 1. После подачи разрядов множителя. В и множителя А на соответствующие входы устройства для выполнения их перемножения на вход 21 бло- ка 6 необходимо подать импульс "Пуск". Импульс "Пуск" с выхода 24 блока 6подается на вход БО установки режимарегистра 1, а также...

Номер патента: 1304019

Опубликовано: 15.04.1987

Авторы: Гречникова, Попович, Сварчевский

МПК: G06F 7/49

Метки: модулю, умножения

...максимально возможные по величине числа, суммируемые таким сумматором, равны 2 -1, при их сложении получается число 2(2 -1), представляемое в двоичном коде Р единицами и одним нулем в младшем разряде 110, и потому при переносе старшей единицы в младший разряд еще один перенос не возникает. В результате через интервал времени, равный сумме времени появления сигнала переноса на входе р сумматора 3 (первое срабатывание), считая от момента подачи слагаемых на входы сумматора 3, и времени появления суммы этих слагаемых на выходах ЯБ, сумматора 3 (второе срабатывание сумматора 3), на выходах Б Б , сумматора 3 появляется двоичный код равный значению суммы по модулю 2 -1 двух слагаемых на входах сумматора 3.После окончания импульса "Пуск через...

Номер патента: 1305663

Опубликовано: 23.04.1987

Авторы: Рощинский, Титов, Титова

МПК: G06F 7/49

Метки: коэффициенты, умножения

...вычисления на установочный вход 20 устройства поступает импульс, который производит обнуление последовательного сумматора-вычитателя 1, счетчика 10 и первого, второго и третьего сдвиговых регистров 2-4, Этим импульсом производится запись множимого с шины 15 множимого в регистр 5 множимого, первый и второй частей преобразованного коэффициента соответственно с первой и второй шин 16 и 17 коэффициента соответственно в первый и второй регистры 6 и 7 коэффициента, знаков множимого и коэффициента соответственно с шин 18 и 19 знаков множимого и коэффициента, соответственно в регистры 11 и 12 знака и коэффициента, При этом в старшем знаковом разряде регистра 5 множимого всегда записан уровень "Лог, 0". Затем на тактовый вход 21 устройства...

Номер патента: 1305666

Опубликовано: 23.04.1987

Автор: Фролов

МПК: G06F 7/52

Метки: умножения

...щего с сумматора 3 по модулю два, вУстройство содержит блоки 1 и 2 10 произведение чисел А и В, представ- памяти, сумматор 3 по модулю два, ленное, как и сами числа, в дополни- комбинационный сумматор 4 и блок 5 тельном двоичном кодепамяти. При реализации 16-разрядного устВычисление модуля произведения ройства умножения на элементах памяти двух чисел А и В производится в уст типа ТЕМП-ПЗУМ, сумматорах типа ройстве на основании соотношения 533 ИМ 6 и сумматоре по модулю два533 ЛП 5 необходимо 11 элементов,1 Ац В СЕ.а,1 д Е ,8 Формула изобретения где А и В " числа в дополнительномкоде;С - основание логарифма, выбираемое из условия 1 о,2"= 2 памяти. Составитель В. БерезкинРедактор Н. Рогулич Техред Л.Олейник Корректор Е. Рошко Заказ...

Номер патента: 1305667

Опубликовано: 23.04.1987

Авторы: Кургаев, Опанасенко

МПК: G06F 7/52

Метки: умножения

...7 частичных произведений р-х сомножителей, запись результата суммирования с выходов сумматора 7 через группу элементов И 1 О в буферный регистр 15, начиная с третьегоцикла, запись младшего р-го разрядас выходов сумматора 7 в регистр 3 произведения через демультиплексор 11 водин из младших р-х разрядов. Число тактов в цикле зависит от числа с 1 умножителей и разрядности ш сомножителей. Такт представляет собой формирование частичного произведения р-х сомножителей. Результатом работы одного цикла является формирование суммы частичных произведений, имеющих одинаковые веса. Начиная с третьего цикла, в последнем такте цикла младший р-й разряд с выхода сумматора 7 через демультиплексор 11 под управлением сигнала 22 записывается в...

Номер патента: 1309019

Опубликовано: 07.05.1987

Авторы: Мынкин, Русанов, Фирстов

МПК: G06F 7/44, G06F 7/52

Метки: умножения

...У поступает на входырегистра 2 -2 .Выходы регистра 2, и 2 и узла 3поддерживаются в отключенном (третьем) состоянии до момента записи тетрад в соответствующие секции по импульсу распределителя 21. Затем навсе время преобразования выходы коммутатора 1 отключаются от своих выходных шин, а выходы секций 2 и 2и узла 3 подключаются, соответствен-;но, к входам секций 2-2.После записи множителя во входнойрегистр множителя младшая тетрадапоступает на вход ШМ 7, которая формирует на выходах совокупность управляющих сигналов, определяющую режим работы устройства на данном шагевычисления. Эта совокупность сигналов записывается в регистр 8 по импульсу распределителя 21. Каждая последующая тетрада, поступающая в секцию регистра 2 множителя,...

Номер патента: 1309020

Опубликовано: 07.05.1987

Автор: Макаров

МПК: G06F 7/52

Метки: умножения

...сумматора 6, обеспечивая прибавление к его содержимому кода множителя. После сравнения кодов регистра 2 и счетчика 3 сигнал А В на выходе схемы 5 сравнения становится нулевым и дальнейшее прохождение тактовых импульсов на входы счетчика 3 и накапливающего сумматора 6 прекращается. При этом в накапливающем сумматоре 6 будет код, равный АС, где С - код множителя, А - код множимого.Произведение имеет знак множителя, так как множитель суммируется в накапливающем сумматоре без изменения знака, Пусть множимое отрицательное, представленное дополнительным кодом. Схема 5 сравнения выдает единичный сигнал на выходе А В и на счетчик поступают импульсы по вычитающему входу. Одновременно единичный сигнал АВ, поступая на элементы 4 и на...

Номер патента: 1310810

Опубликовано: 15.05.1987

Авторы: Алексенко, Барулин, Галицын, Черников, Черникова

МПК: G06F 7/52

Метки: накоплением, умножения

...на. первые входы элементов И 34 групп 31 и первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 29, на второй вход которого подается сигнал 1 с входа 23 сумматора-вычитателя, Сигнал В Д+ 1 с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 29 приходит на первые, входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 32 групп 31, на вторые входы которых поступает соответствующие разРяды асОа ,операнда А с входов 27 слагаемого сумматора-вычитателя, Сигнал распространения переноса Р в :а, О+ 1 О+ В (Ч = 0,1 Ь) с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 32 (Ч+1)-й группы 31 приходит на соответствующий вход распространения переноса узла 30 и на вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 33 и И 34 этой же группы 31, Сформированные на выходах элементов И 34 сигналы генерации переноса 0 = (а О+ 1),В...

Номер патента: 1315970

Опубликовано: 07.06.1987

Авторы: Перминов, Шейк-Сейкин

МПК: G06F 7/52

Метки: умножения

...разрядов в каждой п=п=4. Выражения (1-5), отображающие работу устройства, принимают вид 21=АйВгф (шой 2 );Ц =АВ+а, В 2гз=1 Ач+Ь г"2, (шой 2 ) р2=А, В,+а, В 2+Ь, Л, 2",(14) ения Устройство для умножения, содержащее четыре табличных умножителя и 30 семь сумматоров, причем вход младших разрядов первого сомножителя устройства является первым информационным входом первого табличного умножителя и соединен с первым информациончным входом второго табличного умно- жителя, второй информационный вход которого является входом старших разрядов второго сомножителя устройства и соединен с первым информационным входом третьего табличного умножителя, второй информационный вход которого является входом старших разрядов первого сомножителя устройства и...

Номер патента: 1322265

Опубликовано: 07.07.1987

Автор: Шостак

МПК: G06F 7/52

Метки: умножения

...регистр 7 задержки и буферные регистры 3 и 4 всехмодулей 16 обнулены, в регистре 1множимого хранится без знака и-разкрядный 2 -ичный код множимого (и 1 сразрядный двоичный код множимого).Здесь предполагается, что множимоеи множитель представлены в двоичноКкодированной 2 -ичной системе счисления, т,е. каждый разряд как множимого, так и множителя, представляет собой набор из К двоичных цифр.В каждом из и первых тактов работыустройства на его вход 9 поступаетпараллельно Е двоичных разрядов множителя, начиная с младших разрядов.,При этом в -ом блоке 2 вычисленияразрядных значений произведения осу 3 1322шествляется умножение 1 т. двоичных раэрядов множимого, поступающих на еговход первого сомножителя с выхода 11я1-го 2 -ичного разряда...

Номер патента: 1322266

Опубликовано: 07.07.1987

Авторы: Богомаз, Шостак

МПК: G06F 7/52

Метки: умножения

...сумматоров 15 и 16 информация выдается в двоичцо-десягичцом коде с избытком т.6.Пр умеожении деся ичнхдвоичных чисе; устройство работает следующим образом.Режим десятичного умцожетия. Придесятичном режиме умножения цэ каждом такте работы устройства осуществляется умножение двух десятичных цифр первого сомножителя, хранящегося в регистре 1, нл все цифры второго сомножителя, хранящегося в регистре 2. В первом такте управляющий сигнал на входе 18 режима работы устройства разрешает формирование на выходах матрицы 4 умножения четырех слагаемых, предстлвлеццых в двоично-десятичном коде, причем слагаемые первой и третьей гругп в.ходов матрицы умножения представлены в двоичцо-десятичном коде с избытком +6 а слагаемые второй и четвертой...

Номер патента: 1325475

Опубликовано: 23.07.1987

Авторы: Коляда, Селянинов

МПК: G06F 7/72

Метки: умножения, чисел

...результате сумматор 39 получает величинуЬо= Яо(С)+Ьо.,запоминаемую в регистре 40, а сумматор 39; - величину;= а; - а Я,(В)+1(Вщ,запоминаемую в регистре 40; (=1, 2, К - 1). На этом же такте величины й 2(С), то(С), , т,(С) с выхода блока 18 подаются на первый вход блока 22, а величины р 2(С), рз(С), .", рк - (С) с второго выхода блока 18 подаются на другой вход блока 22, который по указанным входным величинам формирует поправку Амербаева 0(С), соответствующую числу С в системе модулей то, т т а также знак числа С, который с выхода блока 22 поступает на знаковый выход 28 устройства. Поправка Амербаева Н(С) с выхода блока 22 через четвертый информационный вход блока 21 поступает в элемент 51 задержки, а в элемент 45 задержки через...

Номер патента: 1330631

Опубликовано: 15.08.1987

Авторы: Василевич, Коляда, Ревинский, Селянинов

МПК: G06F 7/72

Метки: коде, комплексных, модулярном, умножения, чисел

...16 хранения констант, на второй и третий адресные входы которого поступают неличицы 1 и 1 =1. Содержимое З 0Овспомогательного регистра 24 записывается но вспомогательный регистр 27, а во вспомогательный регистр 24 поступает набор вычетов г;(Ы , 1 ,1), который формируется ца первом выходе 35 первого блока 16 хранеция констант.На 1-м ныходе первого блока 16 хранения коцстацт формируется набор вычетов К;. (Ы. 1,1), поступаюций на входы блоков 21 суммирования выче тов, а блок 17 вычисления интервального индекса числа начинает вычисления по модулю тинтернального индекса 1(Л )На третьем такте работь содержи мые вспомогательных регистров 24 и 27 поступат соотнетственно на первый и второц входы блока 15 схем сравнения, ця выходе которого...

Номер патента: 1334143

Опубликовано: 30.08.1987

Авторы: Горбенко, Маркелов, Сныткин, Тимченко

МПК: G06F 7/52

Метки: gf(р, галуа, полей, произвольных, расширенных, умножения, элементов

...блока 10распределения и одновременно черезэлемент ИЛИ 13 поступает на первыйвход элемента И 14, С выходов АЦП 15снимается цифровой код, который поступает на управляющие входы ДПКД121 на другой вход 2 которого поступают импульсы с генератора 11. С выхода ДПКД 12 на второй вход элементаИ 14 поступают импульсы с измененнымв зависимости от длительности импульса с вьгхода блока 19 периодом ихследования. Эти импульсы проходятчерез открытый элемент И 14 на входблока 10 распределения в такой последовательности, которая определяетсяномером входа, на котором существует,единичный сигнал от дешифратора 9.Эта последовательность импульсов с выходов блока 10 распределения управляет работой элементов И 17 по их второму входу, на первый вход которьгх...

Номер патента: 1335983

Опубликовано: 07.09.1987

Авторы: Варшавский, Мараховский, Розенблюм, Цирлин

МПК: G06F 7/52

Метки: умножения

...сомножителя устройства, выход М-го элемента И первого столбца матрицы является прямым выходом 2 М-го разряда произведения устройства, выход д-го элемента И первого столбца матрицы соединен с прямым входом первого слагаемого (д+1)-го сумматора первого столбца матрицы, прямые выходы суммы всех сумматоров М-й строки и (М)-го столбца матрицы являются50 прямыми выходами соответствующих разрядов произведения устройства, прямой выход суммы каждого одноразрядного сумматора К-й строки матрицы соединен с прямым входом первого слагаемого55 следующего сумматора той же строки матрицы (К,2 М), прямой выход переноса сумматора К-го столбца матрицы соединен с прямым входом пе 34реноса 1.-го сумматора (К+ 1) -го столбца матрицы, выходы элементов И...

Номер патента: 1335998

Опубликовано: 07.09.1987

Авторы: Евстигнеев, Кошарновский, Свириденко, Титов

МПК: G06F 7/72

Метки: классов, остаточных, системе, умножения

...выполняют с дующее и полученное зычение , ерекодируют на основания рабоч:го диыпызона.Первый 1 и второй 2 преобразователи кода СОК выполняют расширение операндов а и Ь с оснований рабочего диапазона Р на основания дополнительного диапазона (. Такое преобразование выполняет 5 10 15 20 2ся с переходом к позиционному представлению либо всего числа СОК а(Ь), либо отдельных его частей (например, констант нулевизации) с последующим преобразова. нием позиционного представления по новым основаниям СОК. Первый метод быстрый, но требует значительного объема оборудования, второй менее быстрый и требует меньших аппаратных затрат.Для конкретности примем, что в предлагаемом устройстве преобразователи 1 и 2 работают по первому методу и представляют...

Номер патента: 1339551

Опубликовано: 23.09.1987

Авторы: Баранов, Зимин, Кремез, Пехтерев, Роздобара

МПК: G06F 7/49

Метки: умножения

...регистр 57 вместе с корректирующим членом через элемент ИЛИ 61 в регистр 62.Промежуточная сумма в регистре 57 приводится к нормальной форме с помощью блока 58, Сигналы записи частично нормализованной суммы вырабатываются на выходе 55 блока 25 (блок В 11), Сигнал об окончании нормализации кода в регистре 57 вырабатывается блоком 59 на выходе 44 сумматора (блок В 10). Сложение промежуточных сумм с промежуточными переносами продолжается до тех пор, пока переносы не станут, равны 0 и на выходе 45 блока 63 появится единичный сигнал (блок В 12).Процесс сложения золотых -кодов в сумматоре контролируется блоком 65, в каждом разряде которого реализуется функция ошибки:Го = д (й,М ч 5 ч 5 где д - перенос из 1-го разряда;5 - сумма в 1-м...

Номер патента: 1339565

Опубликовано: 23.09.1987

Авторы: Годелевич, Дрозд, Минченко, Полин, Шабадаш

МПК: G06F 11/08

Метки: матриц, модулю, умножения, чисел

...ш первой группы соответственно б.6-1, , б-п, поступают отбрасываемые части произведений элементов строк 1,и матрицы произведения., При этом навыходах узлов свертки по модулю шпервой группы формируются контрольные коды коррекции 1-й строки результата ЯКонтрольные коды произведений,снимаемые с выходов блоков умножениястроки 1-группы, и контрольный кодкоррекции 1-й строки результата Я;,1=1,п, поступают на входы 1-го сумматора по модулю ш третьей группы. При этом на вьксодах сумматоров помодулю ш третьей группы 12- 1,12-1.12-п определяются контрольные коды строк матрицы произведения соответственно ЕС,.ЕС;,1 сС; =(, (1 са;1 сВ )+Б; )шос 1 ш.На группы входов коррекции столбца устройства 22-1, , 22-1,22-Е, являющиеся входами узлов свертки...

Номер патента: 1345190

Опубликовано: 15.10.1987

Авторы: Животовский, Мамедов

МПК: G06F 7/49

Метки: р-кодах, умножения, фибоначчи, целых, чисел

...умножения А, и В (см. таблицу такт 4,А 4,4), если код множителя содержит 2 р разрядов. В.противном случае, если код множителя больше,чем 2 р, и содержит и разрядов,1.=п/2 р разрядов (где Ь - целое число), то по сигналу блока 2 управления с выхода 13 разрешается дальнейшее умножение.Это происходит следующим образом.35 По четвертому тактовому сигналу задающего генератора 22 счетчик 23, модуль пересчета которого равен 2 р, переполняется и сигнал переполнения после задержки на элементе задержки 24 на время, равное времени приема последнего кода в регистр 19.1, устанавливает триггер 25 по Б-.входу в единичное состояние, и сигнал логического "0" с его выхода 13 поступает на управляющий вход блока 5 коммутации и разрешае прохождение оставшихся...