Патенты с меткой «умножения»

Номер патента: 1252774

Опубликовано: 23.08.1986

Авторы: Апасова, Долгов

МПК: G06F 7/52

Метки: умножения

...4, запись единицы в О-триггер 6, Сигналы г гыходв Р-триггера 6 и первого раэрягд регистра 4 поступают на управ ляющие входь коммутаторов 2, запрещая прохождение сигналов с выходов регистрамцожимого, соответствующих эцдчецик кодд удвоенного множимого, и разрешая прохождение сигна лов с выходов регистра 1 множимого, соответствующих значению кода иножимого, Сумм:,тор-вычитатель 5 в соответствии с нулевым значением сигнала ца его входе управления видом опера ции, поступающим с выхода второго разряда регистра 4 множителя, складывает коды мцожимого и старших разрядов суммы частичных произведений, формируя +1) -ю сумму частичных 25 произведений. При рдзрешдюшем сигнале на шине 6 и состоянии "011" второго, третьего и четвертого разрядов...

Номер патента: 1254469

Опубликовано: 30.08.1986

Авторы: Андреев, Лужецкий, Стахов, Черняк

МПК: G06F 7/49

Метки: умножения

...обобщенных чисел Фибоначчи. После .того, как сформированы два очередных числа, 1254469блоком 9 микропрограммного управления анализируются аостояния двухмладших разрядов регистра 8 множите-.ля, Если в этой группе разрядов вмладшем разряде записана единица,то первый сумматор 5 производит сложение кода, поступающего с выходагенератора 1 через коммутатор 7 икода, поступающего с выхода регистра6 частичных произведений. Если же в 1 Оэтой группе разрядов в старшем разряде записана единица, то первыи сумматор производит сложение кода, поступающего с выхода регистра 4 черезкоммутатор 7 и кода, поступающего с 5выхода регистра 6 частичных произведений. Затем происходит сдвиг кодана два разряда в сторону младших разрядов в регистре 8...

Номер патента: 1254471

Опубликовано: 30.08.1986

Авторы: Вариченко, Гречникова, Новиков, Попович, Томин

МПК: G06F 7/49

Метки: матричное, модулю, умножения, чисел

...с 4 линеек в четвертой группелинеек задается выражением с,Г и - с - с, - с= ----- - -- ит, д,350Число Е групп линеек выбираетсятаким образом, чтобы после прохождения Е группы образовалось два слова,которые являются выходными словами0 и Ч блока 2,55Результирующие слова П и Ч складываются с помощью и-разрядного сумматора 3. Если перенос при сложении не возникает, то на выходах всех элементовИ 5 в нулевые значения. На выходысумматоров 6 по модулю два пропускается код с выходов блока 4 коррекциирезультата, В случае, когда хотя быодин из разрядов суммы на выходахсумматора 3 отличен от единицы, навыходе элемента 9 И-НЕ логическаяединица, и полученная сумма проходитна выходы элементов И 10 и далее на,выходы устройства.В случае равенства всех...

Номер патента: 1254473

Опубликовано: 30.08.1986

Авторы: Кургаев, Опанасенко

МПК: G06F 7/52

Метки: умножения

...микроприказыпередаются на выходы группы элементов И 27, На выходе 31 блока управления при этом устанавливается код, 55определяющий передачу младших К-разрядов сумматора 6 через демультиплексор 15 в младшую (щ - 1)-ю груп 473 4пу разрядов регистра 16, Однонремено с этим код на выходе 30 блока управления .открывает группу элементов И 13, через которую содержимое сумматора 6 записывается в регистр 9.Аналогичным образом выполняются первые Й-циклов умножения, в результате чего в регистре 16 будут сформированы Й-младших (К-разрядных) групп разрядов произведения.(Й + 1)-й цикл выполняется следующим образом.Первая микрокоманда этого цикла н первомполутакте формирует на выходах 17 и 18 элементов И 28 блока 14 управления коды управления,...

Номер патента: 1256016

Опубликовано: 07.09.1986

Авторы: Аристов, Зарановский, Попков

МПК: G06F 7/49

Метки: умножения

...15линии 58 задержки и триггера 51,производится запуск генератора импульсов 52. Синхроимпульсы с выходагенератора импульсов 52 через коммутатор 53, который управляется сигналом, поступающим на вход 9 устройства, начинают поступать на входрегистра 54, выход 64 и через линию56 задержки, время задержки которойТ - на выход 63. Период следованиязсинхроимпульсов на выходе генератора импульсов 52 равен Т,В течение времени Т =Т+Т +Тзвыполняется первый шаг вычисления,при котором производится умножение 30первого сомножителя на старшую цифру второго сомножителя и сложениеэтой величины с удвоенным значениемчисла, хранящегося в регистре 2,которое первоначально равно нулю. З 5При этом выполняются следующие условия: Т +Т =Т +Т +ргТ 31 е= Т, ,...

Номер патента: 1256018

Опубликовано: 07.09.1986

Авторы: Дивин, Романова, Солодилов

МПК: G06F 7/52

Метки: разрядных, умножения, чисел

...с Первым входом второго дополнительного разряда сумматора, выход переноса второго дополнительного разряда сумматора соединен с входом первого разряда регистра переносов, выход 40 которого соединен с первым входом первого дополнительного разряда сумматора, выходы ь старших разрядов регистра переносов соединены с входами первой группыосновных раз рядов сумматора, выходы суммы первого и второго дополнительных разрядов сумматора соединены со старшими разрядами регистра множителя, о т - л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет обеспечения работы устройства с отрицательными числами, представляемыми в дополнительных кодах, с автоматическим представ.55 лением отрицательных результатов в...

Номер патента: 1259252

Опубликовано: 23.09.1986

Автор: Масленников

МПК: G06F 7/52

Метки: дополнительном, коде, последовательно-параллельное, умножения, чисел

...старшей пары разрядов множителя. В результате аналогичных преоб-.разований получается последовательный код произведения мантиссы множимого на младшие 2( -1) разряда кодамножителя. Младший разряд (л)-й парырегистра 1 представляет собой старший разряд мантиссы множителя, астарший разряд - знак множителя, Преобразования относительно старшегоразряда мантиссы множителя аналогич,ны преобразованию в предыдущих звеньях,а преобразования относительнознака множителя сводятся к вычи-.танко кода мантиссы множимого вслучае отрицательного множителя,Таким образом, преобразование,приведенное к второму входу( -Иго сумматора 5, сводится ктабл.2,В соответствии с табл,2 и-й коммутатор 4 звена должен. подключить код с шины 8 (М) либо код с шины 9 (2 М)....

Номер патента: 1259254

Опубликовано: 23.09.1986

Автор: Шостак

МПК: G06F 7/52

Метки: умножения, чисел

...навыходах преобразователей 8 двоичногопространением переноса. Образованная на выходах десятичйого сумматора 9 сумма записывается в соответствующие разряды регистра 3 произведения, в первый разряд которого поступает зна чение результата, сформированного на первом выходе первого преобразователя 8 двоичного кода в десятичный.Предлагаемое устройство для умножения чисел может быть принято за ос-. нову при разработке универсального быстродействующего устройства умножения десятичных и двоичных чисел. Для этого необходимо вместо десятичного сумматора 9 использовать в устройстве универсальный сумматор для сложения двоичных и десятичных чисел. Такое устройство при умножении десятичных чисел работает так же, как и рассмотренное. Основное отли"...

Номер патента: 1259269

Опубликовано: 23.09.1986

Авторы: Дрозд, Карпенко, Полин, Соколов, Шипита

МПК: G06F 11/08

Метки: модулю, умножения, чисел

...14 по модулюдва. В зависимости от значения парафазного кода один из знаков, снимаемых с выходов сумматоров 13 и 14 помодулю два, транслируется с входабез изменения, а другой - инвертируется. Для значения парафазного кода(1,0) инвертируется знак произведения ог г. С выходов первого 9, пятогс13, третьего 11 и шестого 4 сумматоров по модулю два значения знаковпроизведений поступают на вторые входы сумматоров по модулю два соответственно первой, второй, третьей ичетвертой групп. На первые входысумматоров 15 и 16 по модулю два первой группы поступают контрольныеразряды вычета по модулю ш=З отбрасываемых разрядов произведенияо,фНа первые входы сумматоров 17 и 18по модулю два второй группы поступа"ют контрольные разряды вычета по мо"дулю ш=З...

Номер патента: 1260948

Опубликовано: 30.09.1986

Авторы: Малиновский, Полозов, Семотюк, Троц

МПК: G06F 7/52

Метки: двоичных, умножения, чисел

...которого соединены с входами сумматора :выходы которого соединены с сдвигом вправо с входами регистр 5, выходы которого соединены с дру - гимн входами сумматора 4, выход25 младшего разряда которого соединен с входом первого разряда регистр б выходы регистра 7 соединены с вторыми входами элементов И 2, тактовый вход 10 соединен с входом записи ре - гистра 5 и входом управления сдвигом регистра 6 и регистра 7.Устройство работает следующим образом.35 В исходном состоянии в регистр 1 записано множимое, регистр 7, регистр 5 сброшены. По тактовому импульсу разряд множителя записывается в регистр 7 по схеме сдвига влево. Обра зованный на выходах группы элементов И 2 код преобразуется (суммируются единицы) в сумматоре и поступает на входы...

Номер патента: 1262481

Опубликовано: 07.10.1986

Автор: Шостак

МПК: G06F 7/52

Метки: умножения

...передаются в его (в+1)-ю тетраду.С целью уменьшения значений двоичных сумм, Формируемых на выходах узлов 11,-11 блока 8 суммирования тетрадных переносов при умножении в устройстве чисел большой разрядности, узлы 11 -11 , суммирования тетрадных переносов соединены цепью десятичного переноса. Это позволяет существенно упростить блок 9 коррекции и блок 10 десятичного суммирования. Для обеспечения при этом высокой скорости работы блока 8 значения десятичных переносов узлов 11, -11должны зависеть только от значений суммы поступивших на их входы тетрадных переносов с равновесовых выходов 18, в .18 д блока 7 и не зависеть от значений их входных переносов. А это означает, что десятичньй перенос, сформированный на выходе переноса 1-го узла 11 (1...

Номер патента: 1262482

Опубликовано: 07.10.1986

Авторы: Лужецкий, Малиночка, Стахов, Черняк

МПК: G06F 7/52

Метки: последовательное, умножения

...в нашем примере записывается единица, а в первый разряд статическогорегистра 2 последовательного приближения множителя записывается старшийразряд кода множителя, в нашем примере записывается ноль, в триггера5,1-5.6 и последовательные сумматоры 6.1-6.3 записываются нули,С приходом третьего положительного перепада на тактирующий вход 8устройства содержимое динамическогорегистра 1 множителя сдвигается наодин разряд вправо, а в первый егоразряд записывается значение второго.разряда кода множимого, в нашем примере записывается ноль, во второйразряд статического регистра 2 последовательного приближения множителязаписывается значение второго разрядакода множителя, в нашем примере записывается единица, в триггера 5.1 --5.6 и...

Номер патента: 1262484

Опубликовано: 07.10.1986

Автор: Шостак

МПК: G06F 7/52

Метки: умножения

...двум50и т.д, При этом должны корректироваться определенным образом выходные двоичные суммы узлов 11.-1блока 7.йети-ЭБлок 8 коррекции содержит узлы5512 -12 2 умножения на шесть, узлы13 -3"21,-2 сумммирования и преобра 484 4 зователи 14 -4 двоичного кода1 21 т 1- 2в десятичный, По значениям сумм тетрадных переносов, полученным на выходах узлов 11 112 2 блока 7, в блоке 8 с помощью узлов 12 -12, 2 умножения на шесть формируется коррекция для результата, образовавшегося на выходах узлов О, - 10 , суммирования тетрад блока 6 тетрадного суммирования. Такой принцип формирования коррекции объясняется тем, что при двоичном суммировании в блоке 5 десятичных слагаемых для получения правильного конечного результата необходимо всякий раз, когда...

Номер патента: 1264208

Опубликовано: 15.10.1986

Авторы: Маркин, Широков

МПК: G06G 7/16

Метки: умножения

...преобразователи, блок элементов И, выходы которых являютсявыходами устройства. Устройство поз"воляет умножать один сигнал, представленный в частной Форме, на амплитудное значение второго сигнала. 2 ил.нуль-орган, первый и второй цифроаналоговые преобразователи, блок элементов И, источник опорного напряжения, причем к первому входу элемента сравнения подключены входы нульоргана и блока Фиксации момента экстремума, выход которого соединен суправляющим входом блока элементовИ, выход нуль-органа подключен к установочному входу счетчика импульсов,10счетчный вход которого соединен свыходом элемента сравнения, к второмувходу которого подключен выход первого цифроаналогового преобразова"теля,.разрядные входы которого соеди 1 иены с...

Номер патента: 1265762

Опубликовано: 23.10.1986

Автор: Юдичев

МПК: G06F 7/52

Метки: умножения

...коммутатор 3 -старшие и/2 разрядов регистра 1.Производится запись младших Ь/2 разрядов сумматора 8 в регистр 9 истарших и/2 разрядов сумматора 8в.младшие разряды регистра 7 с одновременной записью в регистр 6 следующего частного произведения,На третьем такте производитсясдвиг в регистре 9 ранее принятойинформации на и/2 разрядов вправо (всторону младших разрядов результата),суммирование на сумматоре 8 содержимого регистров 6 и 7. Одновременночерез коммутатор 3 подаются младшиеи/2 разряды регистра 1, а через коммутатор 4 - старшие и/2 разряды навходы блока 5, а с информационноговыхода блока 5 поступает очередноечастное произведение на вход регистра 6. Производится запись суммы содержимого регистра 6 и 7 в регистр 7и одновременная запись...

Номер патента: 1267408

Опубликовано: 30.10.1986

Автор: Глухова

МПК: G06F 7/52

Метки: матричное, умножения

...сумматора 14 управляют значения тетрадных переносов, сформированных при двоичном сложении в сумматоре 7 и зафиксированных в блоке 17. На каждом промежуточном такте обработки две младшие цифры с выхода сумматора 14 воспринимаются как байт результата, в заключительном такте все цифры с выхода сумматора 14 являются произведением сомножителей, Для указания этого на (1/2+4)-м такте обработки очередных сомножителей формируется сигнал на выходе 2 7 блока 18,Формула из обретения 1. Матричное устройство для умножения, содержащее регистры первого и второго сомножителей, матрицу узлов умножения, четыре двоичных сумматора, два корректирующих сумматора регистр результата, пять регистров задержки, причем выходы регистров первого и второго...

Номер патента: 1275431

Опубликовано: 07.12.1986

Автор: Букатин

МПК: G06F 7/52

Метки: умножения

...входы первого разряда сумматора 4,который, таким образом, представляетсобой схему подсчета числа единиц,Выход первого элемента И 3 в прямоми инверсном виде поступает на управляющие входы коммутатора 15. При равенстве его нулю на выходы коммутатора 15 передается содержимое выходовсумматора 4, а при равенстве единицепередается содержимое сумматора 5(увеличенное на единицу). После этогоинформация с выходов коммутатора 15записывается по импульсу с входа 7 врегистр 6, на младшем выходе которого появляется младший разряд произведения, а на старших - переносы в следующие разряды, поступающие на входыразрядов сумматора 4. Одновременно сзаписью в регистр б импульсом с входа 7 осуществляется сдвиг содержимо 7543 го регистра 2 на один разряд в...

Номер патента: 1275432

Опубликовано: 07.12.1986

Авторы: Евстигнеев, Евстигнеева, Титов

МПК: G06F 7/52

Метки: умножения

...по входу 16,заносится в старшие разряды сдвигового регистра 9. После этого управляющий сигнал с входа 13 снимается и подается по входу 15, который сдвигаетсодержимое 8 регистра на один разрядвправо.К этому моменту времени на умножителях 3 сформируются старшие разряды 5произведения, которые управляющимсигналом по входу 14 передаются через коммутатор 4.на входы соответствующих разрядов 10 сумматора 8, надругие входы которых поступает содер-жимое старших разрядов регистра 9.Образовавшаяся сумма управляющимсигналом по входу 16 записывается в старшие,разряды регистра 9. Затем управляющим сигналом по входу 12 содержимое регистра 1 сдвигается вправо на, один разряд. На этом заканчивается цикл умножения множимого на один Я-ичный разряд...

Номер патента: 1275440

Опубликовано: 07.12.1986

Авторы: Евстигнеев, Евстигнеева, Канаев, Кошарновский

МПК: G06F 7/52, G06F 7/72

Метки: умножения

...следующим образом,Первый а и второй Ь операнды поступают на входы сумматора 1 по модулюЯ и первого 2 вычитателя по модулю 8.О С первого и второго квадраторовпоправок величины С и й поступаютна входы сумматора 10 поправок, который формирует величину поправки Г.В блоке 11 величина Е сравнивается5 с константой К/2, в результате чегона выходах его формируется один изсигналов С=О, С=+1 и С=-1. Эти сигналы блока 11 сравнения с константойуправляют работой коммутатора 14.20 Устройство может быть реализованона ППЗУ,Обозначим: Х- адресная часть ППЗУ;У информационная частьППЗУ,25 тогда алгоритмы прошивки ППЗУдля блока 1:Ур. =.(Хр +Хр )р Хр Хр)6 (О Р -1)где Хр - двоичный код остатка опе-.ранда по основанию СОК Р;30 Хр - двоичный код остатка...

Номер патента: 1278837

Опубликовано: 23.12.1986

Авторы: Борисова, Воронцова, Моисеев, Потоцкий

МПК: G06F 7/52

Метки: деления, плавающей, точкой, умножения

...делителя, причем н блоке деления выходы элементов НЕ группы подключены к вторым информационным входам коммутаторов делителя группы, выходы сумм и переносов 40 каждого предыдущего полусумматора группы соединены соатнетственна с первым и вторым входами последующего полусумматара группы, выходы коммутатора делителя группы соединены с 45 третьими входами саатнетсттзующих тта" лусумматаров группы, разряды выхода сумм палусумматорон группы соединены соответственно с входами первого и второго элементов НЕ и с перным 50 водом элементов ИСКЛЮЧАЮЩЕЕ ИЛИ ,соответствующего узла анализа группы, разряды выхода переносов палусумматоран группы соединены соответственно с входами третьего и четвертого 55 элементов НЕ и с нторыми входом элемента...

Номер патента: 1278838

Опубликовано: 23.12.1986

Авторы: Гордеева, Костинский, Орлова, Подгорнов, Шугаев

МПК: G06F 7/52

Метки: умножения

...И 8. Одноразрядный сумматор по модулю два 9 предназначен для инверсии старшего бита при формировании шестнадцатеричной цифры произведения, соответствующей нечетному столбцу строки с номером от 8 до Р. Ин 7 О 7 Е 8 О 8 6 9 О 9 8 А О 2 4 В О 3 6 С О 4 8 0 О 5 О Е О 6 2 Р О 7 4 О О О О О О О О О О О 5 б 7 8 9 А В С В Е Р А С Е О 2 4 6 8 А С Е Р 2 5 8 В Е 1 4 7 А Р 4 8 С О 4 8 С О 4 8 С 9 Е 3 8 Р 2 7 С 1 6 В 3 А 1 8 Р 6 Р 4 В 2 9 О 8 6 4 2 5 4 3 2 1 О 2 4 6 8 5 8 1 4 7 О 4 8 2 6 5 О 5 О 5 О 6 2 8 4 5 2 9 6 3 1версия осуществляется под управлением элемента И 8, Единичное состояние бита в свидетельствует о том, что элемент относится к нечетному столбцу. Единичное состояние бита а свидетельствует о том, что элемент располагается в строках с...

Номер патента: 1280388

Опубликовано: 30.12.1986

Авторы: Осадченко, Паберз, Радченко

МПК: G06F 17/16

Метки: быстрого, вектора, матрицу, умножения

...с результатом, который накапливается в регистре 2, что соответствует матричному умножению (суперпозиция столбцов матрицы в соответствии с видом вектора-сомножителя), Таким образом, осуществляется умножение на бесконечную периодическую матрицу, составленную иэ циркулянтов. Чтобы получить в регистре 2 результат умножения на конечную матрицу, необходимо изъять из суперпоэиции вклад, внесенный символами, выходящими из регистра аргумента.Наиболее важные ортогональные преобразования полностью или частично описываются через циркулянты, Например, матрицы Адамара размерностью р+1=4 К (где р - простое число) всегда могут быть построены как циркулянт из квадратичных вычетов и невычетов по модулю р, дополненный строкой и столбцом из единиц....

Номер патента: 1280624

Опубликовано: 30.12.1986

Авторы: Евстигнеев, Кошарновский, Маркин

МПК: G06F 7/72

Метки: запятой, плавающей, умножения, чисел

...в регистр 13 (блок 14, фиг.2)В результате на регистре 13 и в стар:ших Б-ичных разрядах регистра 3 образуется первое частичное произведениемантисс (блок 14, фиг.2)С =С,+С (6)С помощью внутреннего счетчикаС, блока 29 (блоки 15 и 16, фиг.2) 50процесс умножения Б-ичных разрядовмантиссы множимого на очередной (К-)-й Б-ичный разряд мантиссы множителя повторяется К раз (блоки 7-14,фиг,2). В результате на регистре 13 55в разрядах 1"К образуются старшие, ана регистре 3 (вытеснив множитель)младшие Б-ичные разряды произведениямантисс. КС,с(О,Ь), В Формула изобретения Устройство для умножения чисел с плавающей запятой, содержащее регистры мантиссы.множимого и множителя, сумматор мантисс, регистры порядка множимого и множителя, .счетчик порядков,...

Номер патента: 1280625

Опубликовано: 30.12.1986

Автор: Коляда

МПК: G06F 7/72

Метки: комплексных, модулярной, системе, счисления, умножения, чисел

...поступает во второй входной регистр 8, а в элемент 13 задержки через вход 4 устройства передается номер 1 комплексной константы, после этого начинается первый такт операции умножения комплексных чисел. На первом такте цифра с с 1-говыхода регистра 7 подается на 1-йинформационный вход первой группыблока 9, 1-й вход блока 11 вычисленияинтервального индекса, а также намладшие разряды адресного входа блока10.1 (1 Ф 1) памяти; цифра,(" с -говыхода регистра 8 подается на 1-евходы блока 5 формирования дополнительного кода, блока 12 вычисленияинтервального индекса, а также наследующие разряды адресного входаблока 10.1 (111) памяти, а номер 1константы с первого выхода элемента13 задержки поступает на старшие разряды адресного входа блоков...

Номер патента: 1281445

Опубликовано: 07.01.1987

Авторы: Александров, Анфилов, Зенкин, Зиновьев

МПК: B41B 19/00, G01D 15/10

Метки: записывающих, импульсов, количества, лазерных, умножения, устройств, фотоэлектрических

...2(4) определяет необходимый временной интервал между выходными тактовыми имгульсами, выраженный числом импульсов задающего генератора. Значение счетчика 1(3) составляет сумму коэффициента деления К и количества импульсов, поступивших на его счетный вход Т за время его последнего счетного цикла, которые являются остатком от деления общего числа импульсов задающего генератора, прошедших за время между двумя фотоэлектрическими импульсами, на коэффициент деления К. Вследствие изменения скорости сканирования светового пучка по растровой линейке значения на выходах счетчиков могут изменяться со временем, причем значение остатка может изменяться от нуля до (К - 1). При эгом значение на выходе блока 7 вычитания равно остатку от деления...

Номер патента: 1283750

Опубликовано: 15.01.1987

Авторы: Дичка, Корнейчук, Тарасенко, Хаддад

МПК: G06F 7/49

Метки: умножения

...20 Формула изобретенияУстройство для умножения, содержащее регистры множимого, множителя и результата, два коммутатора, сум матор идополнительный регистр, причем выход сумматора соединен с информационным входом регистра результата, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродейст - 30 вия, в него введены блок определения большего числа, блок определения меньшего числа, третий коммутатор, вычитатель, блок управления, содержащий два ВЯ-триггера и три элемента задержки, причем вход запуска устройства соединен с Я-входами первого и второго ВБ-триггеров, входом первого элемента задержки и входами разрешения сравнения блоков опреде пения меньшего и большего чисел,первые и вторые информационные входы которых соединены...

Номер патента: 1283751

Опубликовано: 15.01.1987

Авторы: Малиновский, Троц

МПК: G06F 7/49

Метки: комплексных, умножения, чисел

...1 О. На сумматорах 1 и 12 суммируются коды с блока 9 и сумматора 10 и регистров 13 и 14 соответственно. Результат со сдвигом записывается в регистры 13 и 14, а младший разряд суммы записывается в регистры 15 и 16, при этом в регистры множителя 3 и 4 записывается очередной разряд, После приема. всех разрядов множителя по входам 19 и 20 поступают нули в течение (п) тактов, где и - разрядность числа, Произведение получено в регистрах 15 и 16. Пример приведен ниже.Блок 9 и сумматор 10 могут быть построены на ПРУ283751010 01 0 1110 1 Ч ООО 0100 0101 0000000000 0111000 00100 00010 11000000 Ч О 000010, 0000 0100 1100 010 0000000000 0011000 00001 00001 11 100000 71 0000 0100 1000 0100 0000 0100 1111 00001 00001 0111000 1001110 11111 ОООО...

Номер патента: 1285463

Опубликовано: 23.01.1987

Авторы: Доброродный, Лясковский, Салапин, Хмельник

МПК: G06F 7/49

Метки: умножения

...чередуются в следующем порядке:(16) К 0= 50 К(2),где 50 определяется по (10) в зависимости от значений разрядов р, и рг, т.е. состояния триггеров 21 и 2 з регистра 2.Код К, изображается потенциалами напервых выходах ПЗУ 4 - 0 - К и поступает навходы ПЗУ первого столбца матрицы, который организован аналогично предыдущей. Этот столбец выполняет операциюК,=К.+р К(2), (17)где код К изображается потенциалами напервых выходах ПЗУ 4 - О - О, принадлежащего нулевому столбцу матрицы, и всех ПЗУ4 - 1 - 4 К, принадлежащих первому столбцуматрицы.Аналогично второй столбец матрицы выполняет операциюКг= К 1+ р 4 К (21), (18)где код Кг изображается потенциалами на 4 Опервых выходах ПЗУ 4 - 0 - О, принадлежащего нулевому столбцу матрицы, ПЗУ4 - 1 - О,...

Номер патента: 1285479

Опубликовано: 23.01.1987

Авторы: Дрозд, Паулин, Полин, Сотов

МПК: G06F 11/08

Метки: комплексных, модулю, умножения, чисел

...выхода перво" го узла 4 вычитания по модулю тп, Узел 6 определяет контрольный код Ко мантиссы действительной составляищей комплексного числа А:Кот. = (Кп Кос ) щот 1 щКоды К и Кт снимаемые соответтегфственно с выходов второго узла 6 вычитания по модулю щ и второго узла 3 свертки по модулю щ, поступают на входы соответственно первого 8 и вто-, второго 9 узлов умножения, Узлы 8 и 9 выполняют функцию возведения в квадрат поступающих на их входы контрольных кодов.Реэультаттьт возведения в квадрат Км, и К , снимаемые с выходов первого 8 и второго 9 узлов умножения, а также сдвинутый циклически на один разряд контрольный код порядка К е, снимаемый с выхода первого узла 2 свертки по модулю щ, поступают на входы первого узла 11 сло- . жения по...

Номер патента: 1290301

Опубликовано: 15.02.1987

Автор: Миронов

МПК: G06F 7/52

Метки: умножения

...40Устройство работает следующим образом.Перед выполнением операции умножения устройство находится в начальном состоянии: 451) в регистре 3 множителя находится дополнительный код множителя Ч, при этом старший (и+1) -й разряд уста. - навливается в состояние "0", остальные ь разрядов отведены для кода Х;2) регистр 4 находится в нулевом состоянии3) в регистре 6 находится модифицированный дополнительный код множимого Ч . 55Вычисление произведения г = ху начинается с поступлением управляющего сигнала в устройство по входу 10 через вход запуска блока 2 микропрограммного управления, который вырабатывает на своем втором выходе сигнал, поступающий в счетчик 1 через первый вход. По этому сигналу счетчик устанавливается в начальное...