Патенты с меткой «умножения»

Номер патента: 1008732

Опубликовано: 30.03.1983

Автор: Баранов

МПК: G06F 7/52

Метки: умножения

...элемент И, счетчик и блок синхронизации, причем выходы регистров сдвига соединены с входами элемента И, выход которого подключен к счетному входу счетчика, первый выход блока синхронизации соединен с входами управления сдвигом первого и второго регистров сдвига, информационные входы регистров сдвига соединены с их выходами соответственно, второй выход блока синхронизации подключен к входу управления сдвигом счет. чика, выход младшего разряда счетчика 40 45 50 55 разряд второго сомножителя, Гп-й разряд которого расположен в И-м разряде регистра 2 сдвига.Исходное состояние счетчика нулевое.Блок 5 синхронизации вырабатывает на первом выходе последовательность тактовых импульсов частоты 1, которые; поступая на входы управления сдвигом...

Номер патента: 1012245

Опубликовано: 15.04.1983

Авторы: Нестеренко, Новиков, Супрун

МПК: G06F 7/52

Метки: умножения

...дешифратора 10. Второй информационный вход сумматора-вычитателя 1 операндов подключен к выходу мультиплексора 7 второго операн. да, первый информационный вход которого соединен с соответственно с выходом регистра 3 множимого, второй информационный вход мультиплексора 7 40 второго операнда подключен к выходу. регистра 3 множимого с сдвигом влево на один разряд, а управляющий вход мультиплексора 7 второго операнда соединен с первым выходом регистра 13 управления, второй и третий выходы которого подключены к управляющим входам сумматора-вычитателя 1 операндов и сумматора-вычитателя 2 знаков. Шина 8 данных устройства соединена с входами регистра 3 множимого .и регистра 4 множителя, выходы трех младших разрядов которого подключены к...

Номер патента: 1013946

Опубликовано: 23.04.1983

Автор: Телековец

МПК: G06F 7/49

Метки: умножения

...блоков элементов 2 ИИ 2 ИЛИ, входы второй группы которыхсоединены с соответствующими выходами второго регистра множителя, выходы первого и второго комбинационных сумматоров подключены к соответствующим входам второй группы соответственно первого и второго сумматоров результата. На фиг. 1 приведена структурнаясхема устройства; на фиг. 2 - дваэлемента 2 ИИИЛИ,Устройство для умножения имеетвходы 1 и 2 множимого устройства,первый и второй регистры 3 и 4 множимого, первый и второй входы 5 иб множителя устройства, первый ивторой регистры 7 и 8 множителя, регистр 9 задержки, блоки 10 - 13элементов 2 ИИИЛИ, регистр 14сдвига, комбинационные сумматоры15 и 16,. сумматоры 17 и 18 результата, регистры 19 и 20 результата,сумматор 21 в двоичной...

Номер патента: 1013950

Опубликовано: 23.04.1983

Авторы: Стальнов, Сулимов

МПК: G06F 7/52

Метки: конечных, полей, умножения, элементов

...элементов И+1)-й группы и соответствующимивходами 6+1)-го блока матричногопреобразования, выходы одноименных . 60элементов И каждой группы подключенык соответствующим входам одноименногомноговходового сумматора,Кроме того, блок матричного преобразования содержит сумматоры по мо дулю два, причем в разрядах, соответствующих ненулевым значениям коэфФициентов многочлена поля, входы блока матричного преобразования подключены к первым входам сумматоров па модулю два, вторые входы которых соединены со входом старшего разряда и с выходом младшего разряда блока, а в разрядах, соответствующих нулевым значениям коэффициентов многочлена поля, входы блока соединены с его выходами со сдвигом на один разряд в сторону старших разрядов.На...

Номер патента: 1015382

Опубликовано: 30.04.1983

Автор: Коляда

МПК: G06F 7/72

Метки: непозиционной, системе, счисления, умножения, чисел

...регистра переносов и первогорегистра делителя соединены с первойшиной тактовых импульсов устройства,тактовые входы седьмого, девятого,десятого, одиннадцатого и двенадцатого триггеров, второго регистра сомножителя второго регистра частичного результата, второго регистра делимогои второго управляоего триггера соединены с второй шиной тактовых импульсов устройства 2 1.Недостаток устройства - ограниченная область применения, связанная сневозможностью обработки комплексныхчисел,Цель изобретения - расширение области применения,Поставленная цель достигается тем,что устройство для умножения чиселв непозиционной системе счисления, содержащее группу из (0+1) входных регистров (Ь - число рабочих основанийсистемы остаточных классов - СОК...

Номер патента: 1016780

Опубликовано: 07.05.1983

Авторы: Кожемяко, Короновский, Мартынюк, Тимченко

МПК: G06F 7/49

Метки: десятичных, умножения, чисел

...И10 и 11. Выходы. старшего К-го де О сятичного разряда регистра 2 соединены через блок 7 преобразованиядесятичной цифрь 1 с управляющими входами первой группы 12 девяти регистров 1 кратных маожимого, а выходы13 регистра 2 через счетчик 8 разрядности - с входом регистра 5 Фиксации разрядности множителя. Выходы 14 регистра 3 множимого и выходы15 сумматора через счетчик 9 разрядности связаны с .входами регистра 6фиксации разрядности множимого ипроизведения, выходы 16 которого ивыход старшего К-го десятичного разряда сумматора 4 через элемент И 10соединены с входом младшего десятичного разряда регистра 3 множимого.нием сумматора и последующий сдвигв сторону старших разрядных ячеексодержимого сумматора и регистрамножителя,4. Для каждого...

Номер патента: 1018115

Опубликовано: 15.05.1983

Авторы: Громов, Лавров, Мешков, Смирнов

МПК: G06F 7/52

Метки: умножения

...начальной установки устройства.Кроме того, блок коррекции со,держит Е разрядный сумматор, Е элеиентов И с+1) триггеров, причем первые входы элементов И соединены с первым входом блока,)вторые их входы соединены с вторым,входом блока, а инверсные выходы подключены соответ,стэенйо к входам первого слагаемого сумматора, выходы суммы которого подключены соответственно к информационным входам триггеров выходы которых являются выходом блока, выход переноса сумматора соединен с информационным входом (к+1)-го триггера, выход которого соединен с входом младшего разряда второго слагаемого сумматора, входы уста.новки в нуль триггеров с первого по -й и вход установки в единицу :(к+1)"го триггера подключены к третьему входу блока. При этом...

Номер патента: 1019442

Опубликовано: 23.05.1983

Авторы: Бабанский, Бартенев

МПК: G06F 7/52

Метки: умножения

...соединен с третьим входом седьмого сумматора, третий, четвертый и пятый выходы блока Формирования знака являются пятым выходом устройства, шестой и седьмой входы блока Формирования знака соединены с входом старших разрядов второго сомножи" теля устройства, знаковым входом второго сомножителя устройства, знаковым входом первого сомножителя устройства, выходом второго элемента"НЕ и выходом первого элемента НБ соответственно.Блок Формирования знака содержит два элемента И-ИЛИ-НБ и расширитель,1019442 5при этом первый вход первой группы второго элемента И-ИЛИ-НЕ является шестым входом блока, второй вход пер" вой группы второго элемента И-ИЛИ-НЕ является седьмым входом блока, первый. вход второй группы второго элемен" та И-ИЛИ-НЕ является...

Номер патента: 1022155

Опубликовано: 07.06.1983

Авторы: Лопато, Шостак

МПК: G06F 7/52

Метки: разрядных, умножения, чисел

...8 комбинационный сумматор 9, блок из четырех элементов И 101" 104., четырехразрядный буферный регистр 1 -. 11,1, четыре бло" ка 121- 124. из десяти коммутирующих узлов 13 каждый, управляющий вход 14, 30 выход 1 индикации окончания операции умножения и шину 16 синхронизации, причем первж информационные входы первых восьми коммутирующих узлов 13 каждого из блоков 12 - 12 соединены . с соответствующими разрядными выхо" дами регистра 1 множимого, вторые информационные входы коммутирующих узлов 13 со второго по девятый каждого из блоков 12 - 12,соединены соот ветственно с разрядными выходами регистра 1 множимого, третьи информационные входы коммутирующих узлов 13 с первого по десятый каждого из блоков 12-12 4,соединены соответственно с...

Номер патента: 1022156

Опубликовано: 07.06.1983

Авторы: Лопато, Шостак

МПК: G06F 7/52

Метки: умножения

...(каждаягруппа состоит из И одноразрядныхрегистров), регистр 9 сдвига (он содержит ( И + 1) двоичных разрядов независимо от того, в какой системе счисленияпредставлены перемножаемые в устройстве И -разрядные числа), одноразрядныйрегистр 10 задепжки, одноразрядныйпоследовательный сумматор 3.3.; вход1.2, множителя устройства, вход 13 мно-.жимого устройства, первый 14 и второй1.5 входы коррекции устройства, выход1.6 устройства,Устройство работает следующим образом.В иеходном состоянии все регистрыустройства обнулены, за исключениемрегястра 9 сдвига, в первом разряде которого записана единица. Множимое Х фХп ,.Х Х Х 4 и множитель УА ю Р-"- Уи , У, У У,представлейныев М -нчиой системе счислениядополнительным кодом или дополнением(под...

Номер патента: 1024906

Опубликовано: 23.06.1983

Автор: Телековец

МПК: G06F 7/49

Метки: умножения

...входом перено 25са первого сумматора, первые вхоаы разряцов которого соецинены с информационными входами блока, управляющий входкоторого поцключен. к первому вхоцу элвмента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы раэ ЗОрядов первого сумматора подключены квхоцам разрядов регистра, выходы переноса и старпего разряца первого сумматора поцключены к вхоцам элемента ИЛИ,выход которого соецинен с вхопом первно З 5са второго сумматора, первые входы разрядов которого. соединены с выходамиразрядов регистра, первый вход знакового разряда второго сумматора соединенс выхопом .старпего разряда регистра,выходы.разряцов второго сумматора соединены с информационными вхоцами преобразователя прямого коаа в дополнительный, управляющий вхоц которого соединенс выхоцом...

Номер патента: 1024908

Опубликовано: 23.06.1983

Автор: Фурман

МПК: G06F 7/52

Метки: переменных, трех, умножения

...код - частота соединен с входом второго преобразователя код - частота.На чертеже приведена функциональная электрическая схема устройства.Устройство для умножения трех переменньм содержит первый и второй преобразователи 1 и 2 код -. частота, преобра зователь 3 код - временной интервал, генератор 4 тактовой частоты, элемент И 5, счетчик 6, Каждый из преобразователей 1 и 2 код - частота содержит умножитель 7 частоты и регистр 8 сомножителя, выходы которого соответственно соединены с управляющими входами умножи. геля 7 .частоты, установочные входы регистров сомножителя первого и второго преобразователей 1 и 2 код - частота являются первым и вторым входами 9 и 10 сомножителей устройства. Преобразователь 3 код - временной интервал...

Номер патента: 1030799

Опубликовано: 23.07.1983

Авторы: Бороденко, Краснобаев

МПК: G06F 7/49

Метки: модулю, умножения, чисел

...подключены соот.ветственно к первой и второй группамвходом коммутатора, выходы элементов ИЛИ третьей группы подключены к.соответствующим входам выходного ре"гистра, кроме того, устройство содержит два элемента И, четыре группыэлементов И, шифратор, шестой элемент ИЛИ,четвертую группу элемен"тов ИЛИ, сумматор по модулю Р ( Р "модуль, по которому работает устрой"ство), первые входы элементов И первой группы объединены с первыми входами соответствующих элементов Ивторой группы и подключены к соответствующим выходам группы коммута" тора, выходы первого и четвертого, второго и третьего элементов ИЛИ подключены к входам соответственно первого и второго элементов И, выходы которых подклочены к входам пятого элемента ИЛИ, вторые входы...

Номер патента: 1032453

Опубликовано: 30.07.1983

Авторы: Лопато, Шостак

МПК: G06F 7/52

Метки: умножения

...группы и входом 7 коррекции устройства, выход первого буферного регистра 4 второй группы подключен к выходу 8 устройства, Совокупность-го блока 2 вычисления разрядных значений произведения,-го сумматора 5 и ) -ых буферных регистров 3 и 4 может быть конструктивно выдолнена в виде единого модуля 12, 55 реализованного, например, как большая интегральная схема, Йе составляет никакого труда включение в этот модуль, если это будет признано целесообразным, соответствующего 60 разряда регистра 1 множимого в качестве его третьего буферного регист ра. Этим обеспечивается лучшая однародность структуры устройства. 65 В устройстве регистр 1 множимогои буферные регистры 3 и 4 могут быть построены на двухтактных синхронных )3 -триггерах (цепи...

Номер патента: 1035600

Опубликовано: 15.08.1983

Автор: Калиш

МПК: G06F 7/52

Метки: умножения

...входы блоков умножения каждой строки матрицы соединены с выходами соответствующих тетрад регистра множимого, вторые входы блоков умножения каждого 60 столбца матрицы соединены с выходами соответствующих тетрад регистра множителя,вью ". суммирующего блока соедине-, ны со входа. гистра произведения, сум мирующий блок.- ержит двоичные сумма торы, преобразователи двоичного кода в двоично-десятичный и двоично-деся-: тичный сумматор, причем вход К -го двоичного сумматора (К=1 М +М; Н -число десятичных разрядов множимого, М- число десятичных разрядов множителя) соединены с выходами 1-х блоков умножения 1 -х строек матрицы И =1К;=1, М; 1 += К -2, выходы первого блока умножения первой стройки матрицы,двоичных с мматоров. с первого по ( Н + М)-й...

Номер патента: 1035601

Опубликовано: 15.08.1983

Авторы: Лопато, Шостак

МПК: G06F 7/52

Метки: умножения

...10, Блок 5 преобразования множителяв дополнительный код осуществляетпоследовательное Формирование дополнительного кода множителя, начинаяс младших разрядов, и содержит 15( Фиг.2 ) К-разрядный двоичный комбинационный счетчик 14, К-разрядныйрегистр 15 и триггер 16, причем выход триггера 16 подключен к счетномувходу счетчика 14, информационный вы 26ход которого подключен к информационному входу регистра. 15, выходкоторого является и выходом блока 5,информационный вход блока 5, являющийся входом 6 множителя устройства, Зсоединен с информационным входомсчетчика 14, выход переполнения которого соединен с информационным входомтриггера 16,установочный вход которого соединен с установочным входом 30регистра 15 и вторым управляющимвходом блока...

Номер патента: 1037247

Опубликовано: 23.08.1983

Авторы: Иванченко, Молчанов, Прокопьев, Щечкин

МПК: G06F 7/52

Метки: умножения

...из (и+1)и сумматоров, позволяющее умножать числа, представленные в дополнительном коде 3 , ЭОНедостатком известного устройстваявляется низкое быстродействие, связанное с реализацией алгоритма получения цифры знакового разряда результата, 35Цель изобретения - повышение быстродействия устройства,Поставленная цель достигаетсятем, что в устройстве, содержащемматрицу из(и и ) элементов и (и и и - 4 Очисло информационных разрядов первого и второго сомножителей соответственно), первую группу из И элементов И-НЕ, вторую группу из И элементов И-НЕ, матрицу из (и +1)И сумматоров, при этом первые входы элементов И каждой строки матрицы объединены и являютСя входами соответствующих разрядов первого операнда устройства, вторые входы...

Номер патента: 1038936

Опубликовано: 30.08.1983

Авторы: Лопато, Шостак

МПК: G06F 7/52

Метки: умножения

...регистр 1 6 проиэводится с разрешения сигнала на входе11 устройства только в режиме умножениячисел в дополнительном коде. Когда жеустройством производится умножение чисел в беззнаковой форме, т.е. без учетазнаков, го запись информации в буферный регистр блокируется. Буферныйрегистр выполняет в блоке 5 роль однотакгной задержки ийформации и поэтомув тех случаях, когда не требуется такаязадержка, он должен быть заменен специальной комбинационной схемой выборки.Итак, с помощью блока 5 формируетсяв каждом такте работы устройства 3 с двоичных цифр коррекции (если в устройствеосуществляется умножение чисел в дополнительном коде) .Ж тройство для умножения чисел работает следующим образом.Работу устройства для умножения чиселрассмотрим...

Номер патента: 1038937

Опубликовано: 30.08.1983

Авторы: Лопато, Шостак

МПК: G06F 7/52

Метки: умножения

...3 первой группы и и буферных регистров 4 второй группы, вход 5 множителя устройства, вход 6 коррекции устройства и выход 7 устройства. Первый вход -го блока выцисления разрядных значений произведения :,= 1,2, ,и ) соединен с выходом 8 -го разряда регистра 1 множимого, второй вход - с входом 5 множителя устрой" ства, третий вход - с выходом -го буферного регистра 3 первой группы, четвертый вяод - с выходом 1-го буферного регистра 4 второй группы и пятый вход соединен с выходом 9 младшего разряда (1+1)-го блока 2 вычисления разрядных значений произведения. Первый 10 и второй 11 выходы -го блока 2 вычисления разрядных значений произве дения соединены с входами 1-ых буферных регистров 3 и 4 первой и второй групп соответственно. Пятый вход...

Номер патента: 1040598

Опубликовано: 07.09.1983

Авторы: Буценко, Макаренко, Рассказов

МПК: H03K 5/156

Метки: импульсов, следования, умножения, частоты

...цля умножения частоты рабо тоспособно в ограниченном циапазоне вкоцных частот от 1 х, п 1 цовх. Мах и неработоспособно в циапазоне вхоцныхчастот О-ьх,в 1 п Бель изобретения - повышение точности умножения и расширение функциональнык возможностей за счет обеспечения воэможности умножения частоты слецования импульсов в обпасти низких частот.3 1040598поцкпючен к вхоцной шине, второй вкопк первому выходу генератора опорнойчастоты, а выход - к первому входублока управления, первый выход которо- иго с установочными входами целителя 5 Пчастоты и первого счетчика импульсовблока умножения, счетный .вход которогосоединен с выходом целителя частоты, . нразрядные выхоцы которого соединенычс разряаными входами элемента перено 0 бсв блока коррекции,...

Номер патента: 1056192

Опубликовано: 23.11.1983

Авторы: Мальченкова, Яковлев

МПК: G06F 7/70

Метки: вероятностное, матриц, умножения

...3 умножителей, блок 4 сумматоров, блок 5 интеграторов, третийблок 6 ключей, второй блок 7 ключей, генератор 8 случайной последовательности, генератор 9 тактовыхимпульсов, генератор 10 случайных 15чисел, блок 11 управления (фиг. 2),который в свои очередь содержиттриггер 12, элемент О 13 и счетчик 14.Вторая группа выходов первогоблока 1 ключей соединена с третьей группой входов блока 3 умножителей, первая группа входов которогоподключена,к первой группе выходоввторого блока 7 ключей, Втораягруппа выходов блока 7 соединенас второй группой входов блока 2преобразователей число-вероятность,первая группа входов которого соедииена с первой группой выходов первого блока 1 ключей, а выходи - свторой группой входов блока 3умножителей,...

Номер патента: 1059566

Опубликовано: 07.12.1983

Автор: Телековец

МПК: G06F 7/49

Метки: умножения

...содержит входы 1 множимого, регистр 2 множимого, блок3 элементов И, входы 4 множителя,регистр 5 множителя, триггер 6,блок 7 элементов И, регистр 8 результата, первый разрядный комбинационный сумматор 9, вход 10 записи,регистр 11 коммутации, второй (К+1) -разрядный комбинационный,аумматор 12,сумматор 13 в избыточной двоичнойсистеме счисления, коммутатор 14,выход 15 положительных значенийустройства, выход 16 отрицательныхзначений устройства, блок 17 анализазнака, а также входы 18 и 19 знаков множимого и множителя.Сумматор 13 в избыточной двоичнойсистеме счисления содержит входы 20.и 21, элемент ИЛИ 22, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 23, триггер 24, элементИ 25, элемент И 26, выходы 27 и 28и элеме нт 2 9 НЕ.В устройстве информационные...

Номер патента: 1059568

Опубликовано: 07.12.1983

Авторы: Жабин, Корнейчук, Макаров, Тарасенко

МПК: G06F 7/52

Метки: двоичной, избыточной, системе, умножения

...третийинформационный вход суммирующего блока соединен соответственно с вторыми входами пяти старшихразрядов третьего сумматора и вторьм входом младшего раЗряда четвертого сумматора, второй информационныйвход суммирующего блока соединен соответственно с первыми входами пятистарших разрядов второго сумматораи первым входом младшего Разрядавторого сумматора, первая, вторая итретья группы входов четвертого сумматора соединены соответственновыходами суммы и переносов второгосумматора и выходами переносов третьего сумматора, выходы суммы и пе-.реносов четвертого суьюаатора ооединены соответственно с первой и второйгруппами инФормационных входов пятого сумматора, третья группа входовкоторого соединена с четвертой группой информационных...

Номер патента: 1059569

Опубликовано: 07.12.1983

Авторы: Аспидов, Витер, Гурьянов, Мищенко, Терешко

МПК: G06F 7/52

Метки: умножения

...которых соединены соответственно с третьей ичетвертой группами информационных входов умножителя, управляющие входы первогокоммутатора подключены к первомуи второму управляющим входам умножителя, третий и четвертый управляющие входы которого подключенык управляющим входам второго коммутатора. 2четвертого и пятого умножителей подключены соответственно к первой,второй, третьей и четвертой группамвходов сумматора выходы которого 5 соединены с выходами старших разрядов результата устройства Г 2 1.Недостатком известного устройствадля умножения является низкое быстродействие.10 Цель изобретения - повышение быстродействия устройства для умножения.Поставленная цель достигаетсятем, что в устройство для умножения, 15 содержащее...

Номер патента: 1059571

Опубликовано: 07.12.1983

Авторы: Стулов, Тимофеев, Чекулаев

МПК: G06F 7/552

Метки: возведения, деления, извлечения, квадрат, квадратного, корня, умножения

...ячеек каждого столбца с и/2+1 по ь матрицы,выходы третьего коммутатора соединены соответственно с входами переноса коммутаторов переноса каждогостолбца с и/2+1 по о матрицы, первой группой входов сумматора-вычитателя частного, входами регистрачастного, второйгруппой входов четвертого коммутатора, выходы регистрачастного соединены с второй группой входов сумматора-вычитателя частного соответственно, третий выход коммутатора переноса /2+1 столбца соединен с первым входом блока задания режимов, выход которого соединен с входами третьего и первого операндов последней вычисли-, тельной ячейки и/2-го столбца матри - цы, управляющий вход деления устройства соединен с управляющими входами всех коммутаторов и вторым входом блока задания...

Номер патента: 1061134

Опубликовано: 15.12.1983

Авторы: Егоров, Зверев, Корнилов, Хмыров

МПК: G06F 7/49

Метки: конечных, полях, умножения

...третьего регистра сдвига, выходы сумматоров по модулю.два первой группы соединены соответствейно с входами разрядов третьего регистра сдвига, первые входы элементов ИЛИ второй группы соединены соответственно с входами коэффициентов множимого устройства, выходы элементов ИЛИ второй группы соединены соответственно с входами разрядов второго регистра сдвига, выходы разрядов второго регистра сдвига соединены соответственно с вторыми входами элементов И первой группы 12 .Недостатком данного устройства является невозможность перемножения многочленов в каком-либо ином поле, кроме того,5 10 15 20 25 Зо 35 40 вого по (М) -й второй группы, тактовые входы первого, второго и третьего регистров сдвига соединены с тактовым входом...

Номер патента: 1065821

Опубликовано: 07.01.1984

Авторы: Антонов, Быковский, Ларкин, Минялга

МПК: G03H 1/16

Метки: голографическое, матриц, умножения

...положений транспарантов с различным параметром сдвига, который пропорционален значению выходных координат, только 9 дают пространственное совмещение щелей (показано проходящей стрелкой) и определяют величину и пространственное положение элементов матриц-произведения С.На фиг. 4 дано расположение элементов матрицы-произведения С в выходной плоскости устройства (для случая матрицы третьего порядка). 55 60 ва в .большем масштабе; на фиг. 3 схематичное изображение механизма получения матрицы; на фиг. 4 - расположение элементов для случая матрицы третьего порядка.Устройство состоит из когерентного источника 1 света, блока 2 формирования лучей (с включенным в него прерывателем луча), эталонного (записываемого на фильтр) транспаранта 3,...

Номер патента: 1067498

Опубликовано: 15.01.1984

Авторы: Иваськив, Погребинский, Харам

МПК: G06F 7/49

Метки: избыточной, позиционной, системе, счисления, умножения

...которого соединен с первым входом второго элемента ИЛИ блока управления, выход которого соединен с управляющим входом узла выдачи разряда и входом третьего .элемента задержки блока управления, выход которого соединен с первым входом четвертого элемента И блока управления и через четвертый элемент задержки блока управления подключен к первым входам пятого и шестого элементов И блока управления, первый и второй выходы третьей схемы сравнения соединены с вторыми входами шестого и пятого элементов И блока управления соответственно, выход пятого элемента И блока управления соединен с первым входом управления чтением регистра множимого и через пятый элемент задержки блока управления подключен к информационным входам счетчика тактов й счетчика...

Номер патента: 1072049

Опубликовано: 07.02.1984

Авторы: Каграманов, Маркаров

МПК: G06F 11/10

Метки: модулю, три, умножения

...группами входов первогои второго блоков вычисления остатков по модулю три, выходы которых З 5 соединены с входами второго регистра, выход контрольного кода перено-са второго регистра является информационным выходом устройства, первый,второй, третий и четвертый выходы 40 второго регистра соединены соответственно с первым входом веса два,а первым входом веса один с вторымвходом веса два, с вторым входомвеса один сумматора остатков по модулю три, входы остатков модулятри входного переноса Устройствасоединены соответственно с третьими. входами весов два и один сумматораостатков по модулю три, выходы триг геров выходного и входного перено-сов соединены соответственно с четвертыми входами весов два и одинсумматора остатков по модулю...

Номер патента: 1073771

Опубликовано: 15.02.1984

Авторы: Глухова, Пешков

МПК: G06F 7/52

Метки: двоично-десятичных, умножения, цифр

...е аппаратурных затрат вданном устройстве достигается посредством учета избыточности двоичного представления десятичных цифр.При использовании кода 8-4-2-1запрс;енными (избыточными) комбинациями пр; и.:едставлении десятичныхцифр являются значения 1010-1111,удовлетворяющие . словиям где Х - значение бита с весом 1двоична-десятичной цифрысомножителя,Это обстоятельство позволяет сократить количество одноразрядныхсумматоров, составляющих сумматор,сдвенадцати до семи. Вместо одноразрядных сумматоров могут быть использованы обычные элементы ИЛИ,чтовызывает упрощение сумматора.На фиг,1 представлена структурнаясхема устройства; на фиг,2 - матрицаэлементов Н, на фиг.3 - схема блокаэлементов ИЛИ, на Фиг.4 - схема сумматора, на фиг.5 - схема...