Патенты с меткой «умножения»

Номер патента: 842799

Опубликовано: 30.06.1981

Автор: Элькинд

МПК: G06F 7/52

Метки: умножения

...их сдвигомсоединены с выходом 15 блока 9 управления, на котором формируютсяимпульсы управления сдвигом. Входыуправления записью регистров 13 и14 подключены к выходу 16 блока 9управления, на котором формируютсяимпульсы записи.Управляющий вход коммутатора 10подключен к выходу 18 блока 9 управления, В зависимости от сигналана выходе 18 (логический 0 или1) коммутатор 10 соединяет своивыходы поразрядно с первой группойвходов или со второй. Первая группавходов подключена к выходам элементов .И 8 и к шине логического 0,5вторая группа входов подключена квыходам сдвигающего регистра 13 частичных произведений. Устройство работает следующим образом.Перед умножением обеспечивается запись множимого в регистр б множителя в регистры 3 и 4 и...

Номер патента: 842800

Опубликовано: 30.06.1981

Авторы: Андреасян, Каграманов

МПК: G06F 7/52

Метки: матричное, умножения

...цифр поступают на регистры 8и 9 задержки, Для умножения к-разрядного множимого на две цифры (8разрядов) множителя сумматоры первойгруппы выполнены в виде отдельныхблоков 4 и 5, на входы которых отрегистров 8 и 9 поступают тетрадысоответствующих весов остатков ипереносов. Затем текущая сумма парных строк в режиме десятичного умножения после коррекции на +10 всумматорах 13 и 14 запоминается нарегистрах 10 и 11 и суммируется насумматоре б, результаты полученныена входе которого после коррекциив сумматоре 16 запоминаются на регистре 12 в виде суммы четырех строктаблицы умножения. На сумматоре 21суммируются содержимое регистра 12 (сумма четырех строк текущего цикла) и остаточное произведение предыдущего цикла, хранимое в регистре...

Номер патента: 847327

Опубликовано: 15.07.1981

Авторы: Мальцев, Чернин, Шевченко

МПК: G06G 7/16

Метки: сигналов, умножения, электри-ческих

...в градиент температуры, причем дифференциальный датчик 7 температуры электрически изолирован отполупроводникового преобразователя1 электрического сигнала в градиенттемпературы, Электромагнит 4 установлен так, что его магнитное полеН пересекает полупроводниковый преобразователь 1 электрического сигнала в градиент температуры в нап"равлении, перпендикулярном направлению пропусканин токасомножителя У . Полупроводниковый преобразователь 1 электрического сигналав градиент температуры поверхностью9 установлен в тепловом контактес теплоотводом 10,Устройство для умножения электрикческих сигналов работает следующим образом.При протекании токасомножителя х через полуполводниковый пре" образователь 1 электрического сигнала в...

Номер патента: 849208

Опубликовано: 23.07.1981

Авторы: Ложкин, Мамаев, Шевляков, Яхонтов

МПК: G06F 7/52

Метки: умножения

...строки матрицы, выходы переноса сумматров г-ых столбцов (щ+1)-рй строки матрицы. соединены соответственно с входами второго слагаемого сумматоров (г+1)-ых столбцов, выход суммы сумматора первого столбца щ-ой строки матрицы является выходом (щ+1)-го разряда произведения устройства, а выходы суммы сумматров 1п (щ+1)-ой строки матрицы являются выходами соответственно щ+2, ,щ+и+1 разрядов произведения устройстна, входы переноса сумматоров столбцов 1,ппервой строки матрицы соединены с шиной потенциала логического нуля, а входы переноса сумматорови-го и (и+1)-го столбцов - с шиной потенциала логической единицы.На чертеже приведена схема предлагаемого устройстна.Устройство содержит элементы 1-12 И,сумматоры 13-. 28, первую группу 29...

Номер патента: 857975

Опубликовано: 23.08.1981

Авторы: Стулов, Харькин, Чекулаев

МПК: G06F 7/48

Метки: возведения, квадрат, умножения

...23 соответствующих разрядов 19 второго сумматора 7.Выход "Сумма" 24 г-го разряда 19 второго сумматора 7 (и:22 п) соединенс входом 25 Й-го разряда 21 (Р:12 п) выходного коммутатора 8. Выходпереноса 26 второго сумматора 7 соединен с входом 25 2 п-го разряда 21выходного коммутатора 8, Выходы выходного коммутатора 8 являются выходамиустройства,Устроиство работает следующим образом.При возведении в квадрат исходными операндами а а а,и Ь Ь 1 Ьо 1является код возводимого в квадрат числа. С выходов входных коммутаторов 1 и 2 код возводимого в квадрат числа поступает на входы 12 и 14элементов И 4 матрицы 3. Результаты20 поразрядного перемножения с выходовэлементов И 4 матрицы 3 поступают навходы первого сумматора 5. Результатсуммирования...

Номер патента: 860061

Опубликовано: 30.08.1981

Автор: Тархов

МПК: G06F 7/38

Метки: матричное, сложения, умножения

...единицы соединен со входом установки в единицу второго разряда распределителя 9, следующий выход - с установкой в единицу третьего разряда и т,д.В режиме извлечения квадратного корня устройство работает следующим образом.В исходном состоянии триггер 10 находится в нуле, ключ 2 закрыт. В регистре 3 записано подкоренное число, регистры 6 и 7 и распределитель 9 тактов установлены в нуль. Код регистра 3 подкоренного числа разряды которого попарно объединены по схеме ИЛИ, начиная с младшего разряда, подается на узел 12:выделения старшей единицы. Если число разрядов регистра 3 нечетное, то выход старшего разряда соединяется прямо .с соответствующим входом узла 12 выделения старшей единицы.По переднему фронту сигнала начала преобразования...

Номер патента: 860062

Опубликовано: 30.08.1981

Автор: Телековец

МПК: G06F 7/49

Метки: умножения

...входами многовходоного последовательного сумматора в избыточной двоичной системе 25счисления (и - число разрядов множителя),Структурная схема устройства дляумножения приведена на чертеже.Устройство содержит входные шинымножителя 1 и множимого 2, блок 3анализа знака, регистр 4 множимого,регистр 5 множителя, блок б элементов И, коммутатор 7, многовходовойпоследовательный сумматор 8 в избыточной двоичной системе счисления,регистры 9 и 10 результата, выходныешины 11,Входные шины 1 и 2 подключены к.входам блока 3 анализа знака и регистров 4 и 5, выходы разрядов которых 40соединены соответственно с информационными и управляющими входами блока б элементов И. Выходы блока б элементов И подключены к информационнымвходам коммутатора 7,...

Номер патента: 864505

Опубликовано: 15.09.1981

Авторы: Скворцов, Тиунов

МПК: H03K 3/53

Метки: амплитуды, импульсов, умножения

...устройства,кроме оконечного, второй вывод резисторасоединен с базой транзистора последующегокаскада,На чертеже цриведена принцинизльная электрическая схема устройства для умноженияамплитуды импульсов,Устройство. содержит входную шину 1, Нкаскадов, каждый из которых состоит из транзис.тора 2, конденсатора 3, резистора 4 и диода 5, ивыходную шину 6,В исходном состоянии конденсаторы 3 всехкаскздов лредварительно заряжены от низко.вольтного источника каким-либо способом, например, через последовательно соединенные эз.рядные ключи.При нодаче на входную шину .1 имцульсаположительной полярности транзистор 2 первого каскада открывается, и конденсатор.3 начи.нает разряжаться через резистор 4 и нереходбеэа-змиттер .транзистора 2. второго...

Номер патента: 868751

Опубликовано: 30.09.1981

Авторы: Виневская, Головко, Гузик, Каляев, Матвеева, Станишевский, Сулин, Тарануха

МПК: G06F 7/49

Метки: умножения

...29) в регистр 26 сигналом, поступающим на вход 31, мантисса множимого (по входу 35) в регистр 19 сигналом, поступающим на вход 30. Суммирование порядков осуществляется по сигналу выделения .порядков, поступающему на вход 34, следующим образом.Предварительно порядок множимого перезаписывается из регистра 26 в старшие разряды регистра 28. На селективные входы сумматора 18 поступает старшими разрядами вперед порядок множителя в виде знакоразрядных кодов. В зависимости от знаковых разрядов порядка множителя (операндами ) сумматор 18 настраивается на суммирование (вычитание) единичного разряда, поступающего с выхода элемента И 8, с полноразрядным кодом порядка множимого (операнда Ь ), поступающего на входы сумматора 18 с выхода ре" гистра 28,...

Номер патента: 868752

Опубликовано: 30.09.1981

Авторы: Барметов, Евтеев

МПК: G06F 7/52

Метки: умножения

...чертеже представлена структурная схема предлагаемого устройства,Устройство содержит генератор 1кратных множимого, комммутаторы 2(4 4 я) . Код множимого (М) подается со входа 5 множимого устройства на вход генератора 1 кратныхмножимого а код множителя - со вхо(Ода б множителя устройства на управляющие входы коммутаторов 2, соответственно группами,по разрядов.На выходах генератора 1 кратных множимогоформируются коды произведений разрядов множимого на все возможные числа 15от О до И (И - максимальное возможноечисло, записываемое 1 разрядамиЮ2 х) . С выходов генератора 1 коды полученных произведений подаютсяна информационные входы коммутаторов2 таким образом, чтобы на входы каждого коммутатора 2 подавались произведения множимого...

Номер патента: 873151

Опубликовано: 15.10.1981

Авторы: Пашев, Чернышев

МПК: G01R 25/04

Метки: времени, задержки, сигналов, синусоидальных, умножения, флуктуаций

...общего гетеродина с частотой Й +Р. Выходные сигналы смесителей 3 поступают на входыФильтров 4, где выделяется сигналразностной частоты. Синусоидальныесигналы разностной частоты Р поступают на компенсаторы задержки 5. Компенсатор задержки 5 представляетсобой устройство, изменяющее моментформирования фронта выходного импульсного сигнала нз входного синусоидального сигнала при воздействии на входуправления управляющего сигнала. Момену времени формирования фронта изменяется прямо пропорционально величине управляющего сигнала, Управляющий сигнал вырабатывается генератором 7 и поступает на,фазоинвертор 8.Один из выходных сигналов фазоинвертора 9 поступает на вход управления компенсатора 5 канала 1, а противофазный выходной сигнал Фазоинвертора...

Номер патента: 875398

Опубликовано: 23.10.1981

Авторы: Ковалев, Пучков

МПК: G06G 7/161

Метки: умножения

...образом,Постоянная времени Г 1 сглаживающего фильтра 3 выбирается вдвое большейпостоянной времени Т 2 сглаживающегофильтра 4. В результате амплитудапульсаций на выходе фильтра 3 оказывается . вдвое меньше амплитуды пульсаций на выходе фильтра 2. Постоянная составляющая напряжения ОО=ООна выходах общих фильтров одийакова.Выходные напряжения фильтров 3 и 4подаются на инвертирующий и неинверти 8 4рующий входы дифференциального усиления 4, у которого коэффициенты передачи ,по входам равны единице, В результате на выходе усилителя 4 бу; дет отсутствовать напряжение, пропорциональное постоянной составляющей напряжения О, а напряжение пульсаций по величине равно напряжению пульсаций на выходе фильтра 3 но имеет противоположный ему...

Номер патента: 875560

Опубликовано: 23.10.1981

Авторы: Иванчура, Казанцев, Соустин

МПК: H02M 5/27

Метки: многофазного, переменного, умножения, частоты

...сумму напряжений О , цо, О 44 и О,1 . В этом слуУае ГнсГ 4 .ХМУстройство работает следующим образом. В момент времени 1,1 (фиг.5), когда нагрузка подключена к основной обмотке фазы трансформатора 1 через диод 33, включают тиристор 45 и к нагрузке 41 дополнительно прикладывается сумма напряжений основной обмотки трансформатора 2 (напряжение О ), дополнительных обмоток 31 фазы трансформатора 10 (напряжение О+1), и 32 фазы трансформатора 12 (напряжейие Ц ), Ток нагрузки начинает лро75560 6 0 15 20 30 35 40 45 50 5 8 текать под действием напряжения О 1,ж через тиристор 45. При активной нагрузке в момент времени й тиристор 45 выключается и включается диод 38, так как у него наибольшее напряжение на аноде. Нагрузка подключается к фазе...

Номер патента: 875561

Опубликовано: 23.10.1981

Авторы: Емельянов, Лаврова

МПК: H02M 7/10

Метки: бестрансформаторное, умножения

...и вес по сравнениюс используемыми трансформаторнымиустройствами, не требует ограничивающих сопротивлений и допускает регулировку, выходных напряжений относительно питающего напряжения и, чтонемаловажно для повышения соэсети,емкостной характер нагрузки,Предлагаемое устройство может бытьиспользовано для питания мощных электроийпульсных систем. Формула изобретения подключения нагрузки, а входные цепи соединены с выводами для подключения трехфазного источника питания,На чертеже представлена принципиальная схема предлагаемого устройства,Устройство содержит фазы 1-3 трехазной сети, конденсаторы 4-8 первойколонны первой пары, конденсаторы9-13 второй колонны первой пары,диоды 14-17 первой колонны первой пары, диоды 18-21 второй колонны...

Номер патента: 877537

Опубликовано: 30.10.1981

Авторы: Дубинин, Китаев, Михайлов

МПК: G06F 7/68

Метки: умножения, частотноимпульсное

...1 импульсов, элемент И 2,делитель 3 частоты, умножители 4 и 540частоты и блок 6 сравнения. Результатснимается с выхода умножителя;5 часто.ты.Устройство работает следующим образом.В исходном состоянии элемент И 2закрыт. На управляющие входы умножителей 4 и 5 подаются коды делителя М 1и множимого М.2 соответственно. При поступлении на управляющий вход блока 6кода множителя М на его выходе фор - 50мйруется сигнал, открывающий элемент И 2 и разрешающий прохождениеимпульсов генератора 1 на вход делителя 3 частоты.Умножители 4 и 5 частоты осуществляют коммутацию сигналов о разрядных выходов делителя 3 частоты в соответствии, с кодами чисел, поданных на их управляющие входы. В процессе работы делителя 3 частоты на выходах...

Номер патента: 879600

Опубликовано: 07.11.1981

Автор: Водовозов

МПК: G06G 7/16

Метки: импульсных, сигналов, умножения

...опорной частоты, счетный вход соединенс выходом сумматора, подключеннымк первому входу элемента И. Выходысчетчика через дешифратор соединеныс вторым входом элемента И, а входысумматора являются входами умножаемых частот.На фиг.1 представлена структурная схема устройства; на Фиг.2временные диаграммы, пояснякаие егоработу,Устройство для умножения льсных сигналов содержит суммаФФормула изобретения Устройство для умножения импульсных сигналов, содержащее элемент И, выход которого является выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения области 5 применения, в него введены сумматорчастот, дешиФратор и счетчик, установочный вход которого подключен к шине опорной частоты, счетный вход соединен с выходом сумматора, подЯ...

Номер патента: 881388

Опубликовано: 15.11.1981

Авторы: Бежанов, Кукушкин, Маслов, Филиппов

МПК: F15C 3/04

Метки: логического, многовходовой, пневматический, умножения, элемент

...элемент логического умножения состоит из одномембранных блоков, полости которых разделены мембранами 1 5 на камеры надмембранные 6-9 и камеры подмембранные 10-13. Каждая из подмембранных камер сообщается с атмосфе-. рой и имеет центральное сопло с отверстием, связывающим ее с надмем-. бранной камерой предыдущего блока. Мембрана 1 первого блока связана с индикатором. перемещения, который име- ет сопло 14, канал выхода 15, камеру 16, соединенную с каналом питания 17, сопло 18 и заслонку 19, сое" диненную с жестким центром мембраны . Надмембранные камеры 7-9 соединены с входными каналами 20-23. Камера 9 выполнена глухой.Элемент работает следующим образом.При подаче входных сигналов во все надмембранные камеры 7-9 сопла всех...

Номер патента: 884102

Опубликовано: 23.11.1981

Авторы: Буценко, Макаренко, Рассказов

МПК: H03K 5/01

Метки: импульсов, следования, умножения, частоты

...10,Блок умножения 6 содержит элементИЛИ 11 и последовательно соединенныепервый счетчик 12 импульсов, запоминающий регистр 13, сумматор 14, элементы переноса 15, второй счетчик 16 импульсов и элемент И 17.Делитель 4 и счетчик 12 являютсясуммирующими двоичными счетчиками,счетчики 9 и 16 - вычитаюшими двоичУстройство работает следующим образом.Импульсы умножаемой частоты поступают на вход синхронизатора 1, При этом, перед каждым входным импульсом со сдвигом на интервал времени 10 С 7 О появляется импульс, совпадающий во времени с одним из импульсов эталонной частоты о, поступающий на вход блока 2.Импульсы от генератора 3 поступаютна вход делителя 4, коэффициент деления которого равен заданному коэффи Оциенту К умножения,Импульсы с выхода...

Номер патента: 885999

Опубликовано: 30.11.1981

Автор: Краснобаев

МПК: G06F 7/72

Метки: модулю, сложения, умножения, чисел

...первый и второй элементы И-Н33 и 34, выходной регистр 35. 50Первый коммутатор 19 определяетрезультат модульного умножения табл,1и операции модульного сложения для 11 й ф квадрантов табл.З (т.е. для.30 0 р =О, фп =1,=1)В зависисти от кода операции (умноженияи и "сложения) первый коммутатор 19определяет результат модульного умножения или сложения, т,е. первыйкоммутатор совмещает выполнение двухопераций. 60Первая и вторая группы выходовпервого коммутатора 19 определяютрезультат модульного умножения, причем первая группа выходов определяет значения 1-: .ф - , а вторая Р 112-. 65 г-;Р.;- . Третья и четвертая группы вы-.ходов первого коммутатора 19 определяют результат модульного сложения для Ц и 111 квадрантов табл.З,причем третья группа,...

Номер патента: 888108

Опубликовано: 07.12.1981

Авторы: Алексеев, Барыбин, Братальский, Златников, Катковская, Кутынин, Солдатов, Субботин

МПК: G06F 7/39

Метки: умножения

...,множителя, а выход - с вторым вхо дом блока определения положительного результата, выход которого является выходом устройства умножения.На чертеже представлена блок-схема предлагаемого устройства.Устройство умножения содержит регистр 1 множимого, регистр 2 множителя, многорядную суммирующую схему 3, дешифратор 4 множителя, блок 5 подсчета количества переполнений, блок б определенияколичества отрицательных частичных произведений, блок 7 определения положительного результата.Первый выход многорядной суммирующей схемы и выход блока определения положительного результата являются выходами устройства.При выполнеии операции умножения содержимое регистра множимого поступает на первый вход многорядной сум мирующей схемы в зависимости...

Номер патента: 888109

Опубликовано: 07.12.1981

Автор: Шостак

МПК: G06F 7/52

Метки: умножения

...обозначенияхпринято в направлении старших разрядов). С 4 СэС С 876 64 3 2./ рующих схем, либо в виде однороднойячеистой структуры, например как этоописано 31 и показано на фиг,2, Этопозволяет при несущественном снижении быстродействия блока 2 обеспечить значительноесокращение его оборудования и регулярность схемнойструктуры на уровне элементарныхячеек и системы межсоединений междуними.Блок 2 (фиг. 2) содержит К =4) 1ячеек 12, с нходами 13, 14, 15, 16и выходами 17, 18, 19, 20, Вход 13каждой ячейки соединен с выходом 19,а вход 15 - с выходом 20. По входам 13 и 15 ячеек 12 фактическипоступают в блок 2 1-разрядные кодысомножителей х и у. Каждая ячейка 12является одноразрядным двоичным полным сумматором с элементом И на одном из его входов и...

Номер патента: 894703

Опубликовано: 30.12.1981

Авторы: Дербунович, Шатилло

МПК: G06F 7/52

Метки: умножения

...процесса в логическом элементе И припереходе из "1" в "0",9 й- максимальное время переходного процесса в сумматоре. при переходе действительного состоянияв инертное,1 Е -ОС - максимальное время переходного процесса в логическом элементе ИЛИ припереходе "1" в "0", и определяется элементной.ба 19зои, в которои выполняетч мся устройство для умножения.Второй этап - рабочий. На входахустройства А, А, А , А, В В 2, ВВ 4 устанавливаются сигналы, соответствующие разрядам двоичных сомножителей А(А 1, А, А, А)и В(В 1, В,В, В 4 ). По установлении этих сигналов на вход г подается сигнал "1",приводящий устройство в рабочее сос"тояние. Сигнал со входа г, черезвремя, определяемое элементом 18 за"держки поступает на входы сумматоров 6-17. Задержка...

Номер патента: 894708

Опубликовано: 30.12.1981

Авторы: Веригин, Резников

МПК: G06F 7/68

Метки: импульсов, следования, умножения, частоты

...числа регистра 7, поэтому схема б сравнения выключается и снимает сигнал. с нулевого установочного входа триггера 8, но он не переключается, так как действие импульса генератора 1 окончилось. Узел 5 параллельного переноса открыт, и информация изменившегося разряда счетчика 4 переписынается в тот же разряд регистра 7. Информация в остальных разрядах регистра 7 сохраняется прежней. Если новое число регистра 7 равно числу счетчика 4, то срабатывает схема б сравнения и запрещает переключение триггера 8 до следующего изменения числа счетчика 4. При повторной записи в регистре 7 будет число больше, чем в счетчике 4, поэтому схема б сравнения остается выключенной и первым же импульсом генератора 1 триггер 8 переключается и запрещает...

Номер патента: 896617

Опубликовано: 07.01.1982

Авторы: Лысиков, Шостак

МПК: G06F 7/52

Метки: умножения

...весами соответственно 2 и 2, к - сумма (нумерацияиндексов соответствует возрастаниювесовых коэффициентов).В данном устройстве регистры 1 и2 множимого и множителя могут бытьреализованы на О-триггерах. Это жесправедливо и в отношении буферногорегистра б и узла 8 хранения переноса. Здесь предполагается, что в качестве суьщатора 7 используется сумматор накапливающего типа с цепью 60 образования параллельных переносов,который может быть построен на базе4 К-триггеров известными способами.В качестве узла 12 Формированиявыходного переноса может быть ис пользован комбинационный одноразрядный полусумматор, в котором, например, выход полусуммы формирует для -го разряда, перенос С, а выход переноса - С. Коммутатором 9 может служить переключательная...

Номер патента: 896620

Опубликовано: 07.01.1982

Автор: Краснобаев

МПК: G06F 7/72

Метки: модулю, умножения

...40 45 50 55 бО 65 ножения и инвертировать его индекс у в случае, если у отлично от лг где О, если 0 а1, если -а РР +12 ф если у ф ",; если у: ",Основная идея изобретения состоит в том, что в качестве коммутатора, определяющего результат операции модульного умнокения, строитсяне единая таблица (табл.1), а пболее мелких таблиц, реализующих ответы по каждому из и разрядов результата, где и - разрядность регистра (входных и выходного), необходимая для хранения цифры порассматриваемому основанию Р . На чертеже представлена блок-схема устройства для умножения по модулю.Устройство содержит первый и второй входные регистры 1, дешифраторы2, первая 3 и вторая 4 группы элементов ИЛИ, первая 5 и вторая б группы ключей, группа коммутаторов 7,...

Номер патента: 695364

Опубликовано: 07.01.1982

Авторы: Слюсарев, Храмцов

МПК: G06F 7/52

Метки: умножения

...шина переносов старшей части произведения 25, выходная шина младшей части произведения 26, входные шины дерева сумматоров 2 - 32,Итерации умножения в предложенном устройстве начинаются с подачи на вход коммутатора кратных 3 по входной шине 23 множимого, а на вход дешифратора множителя 2 по входной шине 22 множителя (в случае умножения чисел с плавающей точкой - нормализованных мантисс множимого и множителя). Счетчик итераций 1 управляет последовательностью дешифрации групп разрядов множителя в дешифраторе 2 и записью цифр младшей части произведения в регистр 7. Производится дешифрация младших двенадцати разрядов множителя. Дешифрация каждой пары разрядов множителя производится в соответствии со следующей таблицей,8, 9 и 10),...

Номер патента: 898424

Опубликовано: 15.01.1982

Авторы: Барметов, Евтеев

МПК: G06F 7/52

Метки: деления, умножения

...не являютсяболее сложными и аппаратуроемкими./ Формула изобретения ПРиведение результата к форме с фиксированной запятой осуществляется блоком сдвига 5 путем сдвига выхода потенцирующего Функционального преобразователя 4 относительно выхода уст" ройства вправо или влево в зависимости от знака на выходе алгебраическо" го сумматора 3 на число разрядов, ука 55 Поставленная цель достигается тем,что в устройство введен бЛок сдвига,причем входы логарифмирующих функциональных преобразователей соединены со входами операндов устройства,выходы логарифмических преобразова:телей соединены со входами алгебраического сумматора, выходы младшихразрядов которого соединены со входами потенцирующего Функционального преобразователя, выходы которого...

Номер патента: 898600

Опубликовано: 15.01.1982

Авторы: Карпов, Лебедев, Попов, Савельев

МПК: H03K 5/01

Метки: импульсов, следования, умножения, частоты

...12 импульсов, элементы 13 И, элемент 14 ИЛИ.Умножитель работает следующим образом.Импульсы от генератора 2 поступают на вход делителя 3 частоты, коэффициент деления которого равен коэффициенту умножения устройства. Сигналы с выхода делителя 3 с частотой, равной 1 /1 поступают на вход первого счетчика 4 ( - частота сигнала опорного генератора 2). За период входного сигнала Т 1=1/11, формируемый блоком 1, в счетчике 4 образуется код й периода входного сигнала. Значение й кода периода входного сигнала равногй:еь 1где епг - целая часть числадо 1 яДелитель 3 и первый счетчик" 4 перед каждым тактом кодирования сбрасываются сигналом с блока 1 в нулевое состояние, в результате к концу периода ТХ в делителе 3 образуется некоторое значение...

Номер патента: 900281

Опубликовано: 23.01.1982

Авторы: Александров, Горбенко, Долгов, Осипов, Сныткин

МПК: G06F 7/49

Метки: gf(р, галуа, полей, произвольных, умножения, элементов

...всехэлементов (полиномов)поля СГ(Р ")необходимо рекуррентно умножать ра- .нее вычисленный предшествующий элемен; (полином) на х и результат приводить по пюдда(х) Р. Эта операциятождественна сдвигу влево полпномапредыдущего элемента (т.е, увеличение на единицу степени х каждого членаполинома) и, если наибольшая степень прих равна п, то из результата необходимо вычитать полином а(х) столько раэ,чтобы результат вычитания не имелстепени х равной и, а затем результат привести по модулю Р.Существует более упрощенное рекуррентное правило вычисления элементовполей СГ(Р ). Рассмотрим некоторыепримеры на поле СГ(3 ).зЧтобы получить значения коэффициентов при степенях хх"хэлемента,А(т.е. А , А , А ) достаточнопровести следующие операции с...

Номер патента: 911514

Опубликовано: 07.03.1982

Автор: Кочергин

МПК: G06F 7/49

Метки: умножения

...М у десятичногоразрядного сумматора и умножителя цифрового кода ио кода и промежуточного униявляется высокое быстродействие,что тарного кода на ф . 3определяет быстродействие всего уст- разрядного умножитф , 435г умножителя; на фиг. чройства. Однако в них содержится то же вариант ф5 ббольшое количество элементов. Напри- ципиальные схеые схемы матриц, входящих вмер для одноразрядного сумматора де- состав однорододнородных умножителей; насятичного кода необходимо 120 эле- фиг, 7 - блок-слок-схема одноразрядногоментов И с двумя входами, 10 элемен" сумматора на Ф г 8 9 - бтов ИЛИ с ес4 ОНЕс десятью входами, элемент результата умножения дляя для единиц млад"а для одноразрядного умножителя шего и старшего ра .аршего разрядов в...