Патенты с меткой «умножения»

Номер патента: 1149254

Опубликовано: 07.04.1985

Автор: Коляда

МПК: G06F 7/72

Метки: классов, остаточных, системе, умножения, чисел

..., гдекй,щ, , в 1, - модули системы счисления), невозможность работы с числами разных знаков, а также с целыми числами,Целью изобретения является повышение быстродействия и расширениефункциональных возможностей устройства путем обеспечения возможностиработы с числами различных знаков.Поставленная цель достигаетсяза счет того, что устройство дляумножения чисел в системе остаточных классов, содержащее регистрыкодов первого и второго операндов,блок модульных умножителей по основаниям е , е системы счисления, формирователь ранга и регистр .кода старшей части произведения,выход которого соединен с соответствующим выходом устройства, выходырегистров кодов первого и второгооперандов подключены ко входамблока модульных умножителей по основаниям...

Номер патента: 1149280

Опубликовано: 07.04.1985

Авторы: Лукашенок, Ушаков

МПК: G06G 7/16

Метки: косинусные, синусно, умножения, функции, электромеханическое

...гармоник, входные диагонали перемножа49280 4функции состоит из механической и электрической частей. Механическая часть, показанная на фиг. 1 и 2, размещена на основании 1.Электрическая часть устройства(фиг. 3) состоит иэ идентичных пар перемножающих мостов 8 и 9 в каждом моногармоническом канале умножения, имеющем синусный и косинусный тракты, т.е. общее количество перемножающих мостов подключены к выходам источника электрического сигнала;сомножителя, а выходные их диагонали являются соответствующими выходами устройства, кулачковый модулирующий узел и толкатели, жестко связанные с подвижными концами соответствующих упругих пластин, неподвижные концы которых закреплены консольно на приливе одной из сторон основания со сдвигом на угол,...

Номер патента: 1153326

Опубликовано: 30.04.1985

Авторы: Кириллов, Скворцов

МПК: G06F 7/68

Метки: умножения

...изобретения - расаирение Функциональных возможностей устройства при повышенной достоверности Функционирования.Поставленная цель достигается тем, что в устройство для умножения, содержащее генератор тактовых импульсов, делитель частоты, счетчик, регистр и управляемый делитель, выход которого соединен с выходом устройства, вход которого соединен с так - товыми входами счетчика и регистра, выходы которого соединены с информационными входами управляемого делителя, а информационные входы - с выходами счетчика, информационный вход которого соединен с выходом делителя частоты, тактовый вход которого соединен с выходом генератора тактовых импульсов введен дополнительный делитель частоты, тактовый вход и выход которого соединены соответственно с...

Номер патента: 1156062

Опубликовано: 15.05.1985

Автор: Партала

МПК: G06F 7/49

Метки: умножения

...дна, вторые входы - с разрядами множителя, а. выходы - с входами сумматоров 21. Недостаток известного устройстваограниченность функциональных возможностей (невторичность осуществле-.ния операции весового суммированиядвух чисел).Целью изобретения является расширение Функциональных возможностейустройстна для умножения за счет осуществления весового суммирования двух 40чисел,Поставленная цель достигаетсятем, что устройство для умножения,содержащее первую группу из (и)последовательно соединенных умножителей на два, где и - разрядностьмножителя, и Ь) последовательносоединенных сумматоров, причем входпервого умножителя на два первойгруппы соединен с входом первого Юмножимого устройства, а выход (и)-госумматора соединен с выходом результата...

Номер патента: 1156064

Опубликовано: 15.05.1985

Авторы: Дербунович, Шатилло

МПК: G06F 7/52

Метки: умножения

...тактовыми входами устройства, вторые управляющиевходы одноразрядных сумматоров р-йи 2 р-й строк матрицы соединены соответственно с первым и вторым входамисброса устройства, выходы переносаодноразрядных сумматоров 2 р-й строкиматрицы соединены с вторыми информационными входами соответствующих од"норазрядных сумматоров первой строкиматрицы, выходы одноразрядных сумматоров с второго по и -й и 2 р"й строкиматрицы соединеныс третьимивходами одноразрядных сумматоровсоответственно спервого по(д) -й первой строки матрицы. 2В исходном состоянии на входах 8. 1, 8. 2, 9, 1 и 9. 2 установлен сигнал "1". Перед началом работы умно- жителя на вход 9.2 подается отрицательный импульс, который сбрасывает одноразрядные сумматоры 4. 1-4, и в нулевое...

Номер патента: 1156066

Опубликовано: 15.05.1985

Автор: Иванов

МПК: G06F 7/52

Метки: двоичных, умножения, чисел

...И соединены с первыми входами соответствующих трехвходовых сумматоров, вторые входы которых, кроме последнего трехвходового сумматора, соеди иены с выходами соответствующих элементов задержки, вход д-го элемента задержки, кроме последнего, соединен 2с выходом суммы (г+1)-го трехвходового сумматора, вход и-го элемента задержки соединен с выходом поразрядного переноса и-го трехвходового сумматора, выход суммы первого трехвходового сумматора соединен с выходом устройства, вход логического"0" устройства соединен с третьим входом первого трехвходового сумматора, выход поразрядного переноса 3-го трехвходового сумматора соединен с третьим входом (3+1)-го трехвходового сумматора (где )=1, 2п), выход и-го элемента задержки соединен с вторым...

Номер патента: 1156070

Опубликовано: 15.05.1985

Авторы: Генкин, Кириллов, Пешков, Седулин, Скворцов

МПК: G06F 7/68

Метки: код, умножения, частоты

...тов запрета, входом сброса второго управля. емого делители, вход сброса и" прямой выход первого триггера соединены соответственно с выходом первого управляемого делителя и вторым входом первого элемента И, выход которого соединен с входом установки второ. го триггера и первым входом первого элемента ИЛИ, второй вход которого соединен с входом сброса второго триггера и выходом переноса счетчика, выходы старших разрядов которого соединены с соответствующими входами четвертого элемента И и второго элемента ИЛИ, инверсный выход которого соеди. нен с установочным входом третьего триггера, вторым входом третьего элемента И и управляющим входом первого элемента запрета, выход первого элемента ИЛИ соединен с ус. тановочным входом четвертого...

Номер патента: 1157541

Опубликовано: 23.05.1985

Авторы: Иваськив, Погребинский, Харам

МПК: G06F 7/49

Метки: действия, последовательного, умножения

...регистр 1 множителя, регистр 2 множимого, блок 3 управления, табличный узел 4 перемножения старших разрядов, буферный регистр 5, трехразрядный сумматор 6, регистр 7 частичных произведе.ний, реверсивный счетчик 8 тактов, реверсивный счетчик 9 циклов, каналы 10 и 11, соединяющие первый выход блока 3 управления с входами управления чтением регистров множимого 2 и множителя 1, каналы 12 и 13, соединяющие второй выход блока Э управления с. входамк управления чтением регистров 5 и частичных произведений 7, канал 14, соединяющий третий выход блока 3 управления с входом управления сдвигом регистра 2 множимого, каналы 15 и 16, соединяющие четвертый выход блока Э управления соответственно с первым управляющим входом сдвига регистра 7 частичных...

Номер патента: 1157542

Опубликовано: 23.05.1985

Автор: Шостак

МПК: G06F 7/52

Метки: умножения

...образуется восемь частичных произведений,которые далее поступают на входыблока 6 двоичного суммирования всоответствии со значениями весових разрядов. 50 Блок 6 двоичного суммирования предназначен для параллельного,по возможности, суммирования частичных произведений, сформированных в блоке 5 и поступающих на входы блока 6 в соответствии со значениями Весов их разрядов. На выходах 17, - .172 блока 6 формируется 2 тетрад 542двоичной суммы в однорядном коде, а на выходы 16-16,из блока 6 поступают тетрадные переносы. Например, на выход 16 подаются только.все те переносы, которые образуют"я в первой наименее .".начимой тетраде блока 6 при суммировании в нем частичных произведений и которые долины поступить и поступают в его соседнюю более...

Номер патента: 1159037

Опубликовано: 30.05.1985

Автор: Гантимуров

МПК: G06G 7/16

Метки: напряжений, умножения

...неравнозначности и в устройст- эО во введен фильтр низкой частоты, выход которого является выходом устройства, вход соединен с вькодом логического элемента, а входы широтно-импульсных модуляторов являются 55 первым и вторым.входамй устройства.На фиг, 1 приведена структурная электрическая схема предлагаемого 037 3устройства.; на фиг. 2 - эпюры, поясняющие его работу.Устройство содержит первый и второй импульсные модуляторы (ШИМ) 1 и2, выходы которых соединены с первыми вторым входами логического элементе3 неравнозначности, выполненный,например, в виде схемы ИСКЛЮЧАЮЩЕЕИЛИ на микросхеме К 561 ЛП 2,. фильтр4 низкой частоты, выход которого является выходом устройства, а входсоединен с выходом логического элемента 3 неравнозначности,...

Номер патента: 1160398

Опубликовано: 07.06.1985

Авторы: Вариченко, Попович, Степанюк, Томин

МПК: G06F 7/49

Метки: варианты, его, матричное, умножения, чисел

...следующим образом. йи Множимое Л= О 2 +а, 2 и- + а 2+ а. и множитель В=ба 2 +и+бц 2 6 2+ 5 поступают на входы, блока Аормирования частичных произведений, где формируются слова , п. Выходы элементов И блока Аормирования частичных произведений соединены с входами сумматоров блока 2 суммирования частичных произведений. Так как 2 =1 по модулю М= =2 в .1, то умножение на степень двойки 2 равносильно циклическому сдвигу влево на т разрядов и -разрядной двоичной записи множимого, т.е. ли-. нейный сдвиг слов 1 , заменяется циклическим. Блок суммирования. частичных произведений осуществляет суммирование циклически сдвинутых слов частичных произведений. Слово частичных произведений первой ступени , поступает на входы суммы сумматоров...

Номер патента: 1160399

Опубликовано: 07.06.1985

Авторы: Золотовский, Коробков

МПК: G06F 7/49

Метки: избыточной, системе, счисления, умножения, четверичной

...входов первого одноразрядного четверичного регистрасумматора в четверичной системесчисления, а вторая группа выходовК-го табличного формирователя про .изведений соединена с второй группойинформационных входов р -го одноразрядного четверичного комбинационного сумматора в четверичной системесчисления, первая группа выходовИ-го табличного формирователя произведений соединена с второй группойинформационных входов и -го одноразрядного четверичного.комбинационно-.го сумматора в.четверичной системе 35счисления, группа выходов 9+1)-гоодноразрядного четверичного комбинационного сумматора в четверичнойсистеме счисления соединена с группой входов младшего разряда регистрамножителя, группы выходов разрядовкоторого соединены с перввм...

Номер патента: 1160401

Опубликовано: 07.06.1985

Автор: Бруфман

МПК: G06F 7/52

Метки: умножения

...содержит группу из (2 +1) триггеров 1, первую группу изКК элементов И-НЕ 2, группу из (2" -2) элементов И 3, вторую группу иэ (2 -1) элементов И-НЕ 4, Ю делителей 5 частоты, М селекторов-мультиплексоров 6 и И входов 7 множителей, причем счетный вход первого триггера 1 группы является входом множительного устройства, счетные входы каждого последующего триггера1 группы соединены с прямым выходом предыдущего, прямойвыход первого триггера 1 группы соединен с входами синхронизации М селекторов-мультиплексоров 6, выходы элементов И 3 группы соединены соответственно с первыми входами элементов И-НГ 4 второй группы начиная с второго, первый вход первого элемента И-НЕ 4 второй группы соединен с инверсным выходом второго триггера 1 группы, выходы...

Номер патента: 1166098

Опубликовано: 07.07.1985

Автор: Краснобаев

МПК: G06F 7/49

Метки: классов, остаточных, системе, умножения

...На фиг, 1-3 представлена структурная схема устройства для умножения в системе остаточных классов.Устройство содержит входы 1 и 2 первого и второго операндов в коде табличного умножения устройства, входы 3 и 4 первого и второго операндов в комплексной Форме устройства, первый 5, второй 6, третий 7, четвертый 8 входные регистры, первый 9, и второй 10 блоки умножения, вход 11 коэффициента изоморфизма устройст ва, первый 12 и второй 13 сумматоры5 1166по модулю И, группы 14-18 элементовИЛИ, первый 19 и второй 20 дешифраторы, сумматор 21 по модулю два, элементы ИЛИ 22-29, первая 30 и вторая31 группы ключевых элементов, коммутатор 32, элементы И 33-40, первая41 и вторая 42 группы элементов И,шифратор 43, первый 44 и второй 45выходные...

Номер патента: 1167608

Опубликовано: 15.07.1985

Авторы: Генкин, Голубев, Кириллов, Пешков, Скворцов

МПК: G06F 7/68

Метки: код, умножения, частоты

...появления погрешностей в формируемом частотно- импульсном сигнале, что связано с ограниченностью его частотного диапазона, а следовательно, низкая достоверность функционирования.. Целью изобретения является расширение частотного диапазона при повышении дбстоверности функционирования,Поставленная цель достигается тем, что в устройство для умножения частоты на код, содержащее генератор тактовых импульсов, делитель частоты, счетчик регистр и управляющий делитель, выход которого соединен с выходом устройства, информационный вход которого соединен со входами сброса делителя частоты и счетчика и тактовым входом регистра, информационные входы которого соединены с выходами счетчика, счетный вход которого соединен с выходом делителя частоты,...

Номер патента: 1168928

Опубликовано: 23.07.1985

Авторы: Джирквелишвили, Евдокимов, Плющ, Реутов, Стеканов

МПК: G06F 7/52

Метки: коэффициент, постоянный, умножения, числа

...абсолютной величины числа устройства,2ются сигналы Сравнения, которыми сбрасываются управляемые делители 11 - 14 частоты и.через элемент И 3 сбрасывается делитель 2 частоты, После этого на вход 4 поступает знак В =О, который поступает на установочные входы реверсивных счетчиков 27 и 31, на схему 37 сравнения и на первый вход сумматора 5. Знак Х=О с входа 43 поступает на схему 38 сравнения и на второй вход сумматора 6, с выхода которого результат 00 поступает на схему 35 сравнения.Абсолютная величина В =2 с входа 42 поступает на установочные входы реверсивных счетчиков 29 и 33, на схему 38 сравнения и первый вход сумматора 6, Абсолютная величина Х=З с входа 44 поступает на схему 37 сравнения и второй вход сумматора 6, с выхода которого...

Номер патента: 1170451

Опубликовано: 30.07.1985

Авторы: Кочергин, Кривенцов, Кульбицкий

МПК: G06F 7/52

Метки: констант, ряд, умножения, числа

...В,БерезкинРедактор М.Келемеш Техред О.Ващишина Корректор Л.Бескид Тираж 710 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Заказ 4705/46 Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 1 11704Изобретение относится к цифровойвычислительной технике и предназначается в основном для применения вблоках умножения для систем счисленияс основаниями больше двух, где используется метод кратных множимого.Целью изобретения является повышение быстродействия.На чертеже представлена структурная схема устройства для умножениячисла на ряд констант,Устройство содержит блоки 1.1,1.2, , 1.К формирования кратныхи сумматоры 2.1, 2.2. , 2,(М - 2),где К - количество разрядов...

Номер патента: 1173410

Опубликовано: 15.08.1985

Авторы: Золотовский, Коробков

МПК: G06F 7/49

Метки: избыточном, коде, последовательном, умножения

...заполняется в соответствии с табл.1.1173410 Перенос П может принимать значения О, +1, +2, -1, которые коди.руются следующим образом.+2 - з 010 -1 - ф 111 0 - з 000 +1 - ф 001 Сумма Я кодируется как это бы-.ло указано.1 ОТабличный блок 10 суммирования заполняется в соответствии стабл.2. Таблица 2 Входы 1-го Входы 2-го слагаемого слагаемого Входы 3-го слагаемого Четвертичный код 68 3 4 5 1 2 3 4 5 6 1 2 Я Я П П Я(+1)+(+2)+(+2)=(+1) (+1) 0 0 1 0 1: О (+1)+ (+2)+ (-1) =(0) (+2) 0 0 1 0 1 0 и т.д. разрядами вперед. С входов 5, 6 и 7в регистр 8 записывается множитель Утакже старшими разрядами вперед.Пусть разрядность сомножителей 50 равна и,Для выполнения операции умножения необходимо выполнить и циклов.Передача и обработка одной четверичной...

Номер патента: 1176325

Опубликовано: 30.08.1985

Авторы: Барашкова, Кривего, Прокопенко

МПК: G06F 7/52

Метки: умножения

...элементов И 16 и 17 блока20 1 О формируют выходные микрокоманды,В качестве выходной информацииблока микропрограммного управленияявляются: А 1 в .группа разрядов, предназначенная для адресации первогоблока памяти 8; А - группа разрядовдля адресации второго блока памяти 9.;А 5, А - группа адресных разрядовдля управления мультиплексорами 3 и4 соответственно;У 1 У - микрокоман- ды, определяющие режим Запись/Чте 30 пние блоков памяти 8 и 9 соответственно," У - микрокоманда, обеспечивающаявыбор табличного блока умножения 6или табличного блока суммирования 7;У 1, У 5 - микрокоманды, обеспечивающие запись информация соответственно в старшую и младшую группу разря-.дов буферного регистра 5; У - микрокоманда, обеспечивающая сброс...

Номер патента: 1176445

Опубликовано: 30.08.1985

Авторы: Данильчук, Капицкий, Никитчук

МПК: H03K 5/156

Метки: умножения, частоты

...шиной, входы управления первого и второго ключей соединены соответственно с прямым и инверсным входами управления формирователя пилообразного напряжения. рователя 1 пилообразного напряжения, неинвертирующий вход - с выходом резистивного делителя 10 напряжения, вход которого соединен, с сигнальным входом формирователя 1 пилообразного напряжения и через первый ключ 11 с инвертирующим входом интегратора 9, инвертирующий вход интегратора 9 через второй ключ 12 соединен с общей шиной, входы управления первого и второго ключей 11 и 12 соединены с прямым и инверсным входами управления формирователя 1 пилообразного напряжения соответственно.Устройство для умножения частоты работает следующим образом.Формирователь 1 генерирует пилообразные...

Номер патента: 1177814

Опубликовано: 07.09.1985

Авторы: Дрозд, Клименко, Минченко, Панченко, Полин

МПК: G06F 11/08

Метки: модулю, умножения, чисел

...и может быть использовано в арифметических устройствах,Целью изобретения является повышение точности контроля.На чертеже приведена структурнаясхема устройства для контроля умножения по модулю щ.Устройство содержит первый узел 1сложения по модулю щ, второй узел 2 1 Осложения по модулю П 1, первый узел3 свертки по модулю м, второй узел4 свертки по модулю щ, регистры 5 и6 контрольных разрядов множимого имножителя, первый узел 7 вычитанияпо модулю в, второй узел 8 вычитания по модулю п 1, четвертый узел 9свертки по модулю В, сумматор 10по модулю два, группу 11 сумматоровпо модулю два, узел 12 умножения помодулю два, третий узел 13 сложенияпо модулю Ф, четвертый узел 14 сложения по модулю Ь, третий узел 15 свертки по модулю В, третий узел...

Номер патента: 1179322

Опубликовано: 15.09.1985

Авторы: Вариченко, Лотоцкий, Попович, Раков, Томин

МПК: G06F 7/52

Метки: двух, умножения, чисел

...Галуа.Цель изобретения - расширение фун кциональных возможностей устройстваза счет обеспечения дополнительно умножения 1 -разрядных двоичных чиселпо модулю 2 -1, которой отличен отстепени двойки. 15На фиг. 1 схематически показаноустройство для умножения двух чиселфна фиг.2 - схема блока коррекции результата.Устройство для умножения двух чисел (фиг.1) содержит регистры множимого 1 и множителя .2, блок 3 формирования частичных произведений, регистры младших 4 и старших 5 разрядовпроизведения, элемент НЕ 6, первую 7и вторую 8 группу элементов И, и -разрядный сумматор 9, блок 10 коррекциирезультата и блок 11 синхронизации,Блок 10 коррекции результата(фиг.2) содержит й -входовый элемент И 12 и 1 -разрядный сумматор 13.Устройство работает...

Номер патента: 1180881

Опубликовано: 23.09.1985

Авторы: Лопато, Шостак

МПК: G06F 7/52

Метки: умножения

...3 произведе ния и входом первого двоичного сумматора 5, первый выход первого преобразователя 6 двоичного кода в десятичный соединен с входом второй тетрады регистра 3 произведения, 55 выходы младшей и старшей тетрад третьего блока 4 умножения третьей строки матрицы соединены соответстванно с входом четвертого двоичного сумматора 5 и входом четвертой тетрады десятичного сумматора 7, выходы разрядов с первого по четвертый десятичного сумматора 7 соединены с входами тетрад соответственно с треть. ей по шестую регистра 3 произведения,В устройстве блоки 4 умноженияматрицы, двоичные сумматоры 5, преобразователи 6 двоичного кода в десятичный и десятичный сумматор 7 являются комбинационными схемами.Блок 4 умножения матрицы предназначен для...

Номер патента: 1180882

Опубликовано: 23.09.1985

Авторы: Золотовский, Коробков

МПК: G06F 7/52

Метки: кодах, обратных, умножения

...5Целью изобретения является повышение быстродействия.На чертеже представлена схема устройства для умножения в обратных кодах. 10Устройство для умножения в обратных кодах содержит вход 1 множимогорегистр 2 множимого, вход 3 множителя, регистр 4 множителя блок 5 элементов И, сумматор 6, блок .7 эле ментов И, регистр 8 результата, тактовый вход 9, выходы 10 и 11 старшей и младшей частей результата,Устройство работает следующим образом. 20Перед началом операции умножения с входа. 1 в регистр 2 записывается обратный код множимого (Хо . ) . С входа 3 в регистр 4 записывается обратный код множителя (У . ) . Ес ли уО, то элементы И 7 заперты (Т 5. =О) . На выходах элементов И 5 формируется конъюкция П = Х . Д У., где Уо - содержимое...

Номер патента: 1182514

Опубликовано: 30.09.1985

Авторы: Баканова, Волкова, Головина, Тяпкин

МПК: G06F 7/52

Метки: десятичных, умножения, чисел

...27 и единиц 28, регистры единиц 29 и десятков 30, регистры переносов единиц 31, десятков 32 и сотен 33, регистры единиц 34 и десятков 35 частичного произведения.Блок 6 суммирования содержит 0трехвходовые сумматоры единиц 36 и десятков 37, регистры суммы единиц 38, десятков 39 и сотен 40, регистры переносов единиц 41 и десятков 42.Блок 7 формирования переносов содержит двухвходовые сумматоры приведения переносов единиц 43 и десятков 44, узлы формирования пере-, носов сотен 45 и десятков 46, регистры суммы единиц 47 и десятков 48, регистры переносов единиц 49 и десятков 50, регистры десятичного переноса единиц 51, десятков 52 и сотен53.Блок 8 преобразования двоичногокода результатав десятичный содер 1182514жит преобразователи двоичного...

Номер патента: 1185328

Опубликовано: 15.10.1985

Авторы: Кургаев, Опанасенко

МПК: G06F 7/52

Метки: умножения

...системе счисления с двоичным основанйем или основаниями, равными целой степе ни двух.Цель изобретения - повышение быстродействия устройства.На чертеже приведена блок-схема устройства для умножения. ОУстройство содержит регистр 1 множимого, регистр 2 множителя, мультиплексор 3, группу элементов И 4, буферный регистр 5, группу элементов И 6, элемент НЕ 7, ш блоков 8 пере множения, сумматор 9, группу элементов И 10, демультиплексор 11, регистр 12 произведения,первый счетчик 13, элемент задержки 14, второй счетчик 15, схему 16 сравнения, элемент И 17 20 и регистр 18 числа тактов.Мультиплексор 3 может быть построен на основе интегральных схем 531 КП 2, демультиплексор 11 - на основе К 531 ИД 14 П, в качестве блоков 8 пе ремножения могут быть...

Номер патента: 1187161

Опубликовано: 23.10.1985

Авторы: Каревский, Краснобаев, Уваров, Фоменко

МПК: G06F 7/49

Метки: модулю, умножения, чисел

...и 21, табличный вычислитель 22 значений вида а /3 (шой Р/2)+Р/2, выход ной регистр 23, шифратор 24, выход 25 устройства. Шифратор 24 служит для преобразования операндов унитарного кода 25в двоичный. Табличный вычислитель 22 представляет собой двухвходовое ПЗУ. Количество элементов И в узлах табличного вычислителя 22 равно30 р( ) где Р - модуль умножения.2 фВходные операнды устройства лежат в интервале 1. б А , ВРтабличс юного вычислителя, а входные операн ды табличного вычислителя 22Р-га Я с - .фГИзвестно, что для операндов, представленных в искусственной форме А = А + Р/2, В = В + Р/2, резуль- тат операции модульного умножения представляется в виде (АВ) = А В/ или (А В) = А В +Р/2, В предлагаемом устройстве табличному вычислителю 22...

Номер патента: 1191907

Опубликовано: 15.11.1985

Авторы: Грузных, Дмитриев

МПК: G06F 7/52

Метки: двоичных, дополнительном, коде, умножения, чисел

...выходами соответственно 12, 13 и 14 подключены в соответствии со значениями своих весов с входами одноразрядных су маторов 2 матрицы. Входы эле- З 0 ментов И 1 матрицы соединены с входами Ь и 7. Входы сумматора 5 по мо; дулю два подключены к входам 8 и 9. Информационные входы преобразователей 3 и 4 соединены соответственно с входами Ь и 7, а входы управления включением - с входами 9 и 8. Выходы суммы последних в каждом столбце сумматоров 2 матрицы соединены с выходами 1 О. Выход 40 сумматора 5 по модулю два подключен к выходу 11.Устройство работает следующим образом.В прямом коде при выполнении опе рации умножения осуществляется умножение модулей по формуле)Е) = х 1 1 у 1. (1)Знак результата умножения определяется иэ выражениязхп Е...

Номер патента: 1193667

Опубликовано: 23.11.1985

Авторы: Лопато, Шостак

МПК: G06F 7/52

Метки: разрядных, умножения, чисел

...- повышениебыстродействия устройства,На чертеже изображена структурная схема предлагаемого устройствадля умноженияЬ-разряднык чисел( для случая ь= 4).Устройство содержит регистр 1множимого, регистр 2 множителя,накапливающий сумматор 3 (выполненныйв виде сумматора с запоминаниемпереносов ), комбинационный сумматор4, группу элементов ИЛИ 5, матрицуэлементов И 6, группу элементов И 7группу элементов 8 задержки, .элементИЛИ 9, вход 10 начала операции,выход 11 конца операции,Устройство работает следующимобразом.Пусть требуется умножить и-разрядное множимое Х на и-разрядныймножитель 7 = 747 5 УУ= 1010. В исходном состояний в регистре 1 множимого хранится двоичный код числаХ без знака, в регистре 2 множителя - двоичный код числа У без...

Номер патента: 1193668

Опубликовано: 23.11.1985

Авторы: Биушкин, Герасимов

МПК: G06F 7/52

Метки: умножения

...схема блока управления,Устройство содержит регистр 1 20множимого регистр 2 множителя, первый регистр. 3 произведения, умножитель 4, вычитатель 5, коммутатор 6,схему 7 сравнения, блок 8 управления,входы мнбжимого 9 и множителя 1 О устройства, выход 11 результата устройства, входы начальной установки 12, пуска 13, тактовых импульсов14 устройства, выход 15 подтверждения приема операндов устройства,блок 16 памяти, второй регистр 17произведения, вход 18 подтверждениявыдачи результата устройства, выходы готовности 19 результата и готовности 20 к приему операндов устройства 30 Блок управления содержит элементы ИЛИ 21-23, элемент ИЛИ-НЕ 24, ,элемент И 25элемент 26 задержки, триггеры 27-30, вход 31 и выходы 32 ф 1 и ЭЭ блока...