Устройство для умножения

-2,2,улемент 1,8 9 элементты ИЛИ13-2,ты И 14 2 ф э 4-2, 15- эле 17 элементы ИЛИ мент ИЛИ 1617-1-2,енты -и. 18-и явля входаьк регист 19-и - вход 0 - управляющим ыход 21 - выхоения, выходы 22- ходами накаплиОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИПРИ ГКНТ СССР ОПИСАНИЕ К АВТОРСКОМУ СВ(71) Кубанский государственный университет(56) Авторское свидетельство СССР 91193667,. кл. 0 06 Р 7/52, 1982Авторское свидетельство СССР 9122947, кл. С 06 У 7/52, 1959. (54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ (57) Изобретение относится к вычислительной технике и может быть использовано для умножения многоразрядных чисел в двоичных системах счисления. Цель изобретения - расщирение АункИзобретение относится к вычислительной технике и может быть использовано для умножения многоразрядныхчисел в двоичных системах счисления,Цель изобретения - р асширениеАункциональных возможностей устройства за счет умножения в избыточныхсистемах счисления,На чертеже приведена схема устройства для умножения многоразрядных чисел в двоичных избыточных системах счисления,Устройство содержит регистр 1множителя, регистр 2 множимого,шифратор 3, накапливающий сумматор 4,матрицу 5 элементов И из и столбцови и строк, матрица 5 содержит элементы И 6 1 6 26 16-и 1 циональных возможностей устройСтваза счет умножения в избыточных системах счисления, Поставленная цель достигается тем, что в устройство, содержащее регистр множителя, регистрмножимого, матрицу элементов И из истолбцов и и строк (и - разрядностьоперандов устройства умножения),введены шифратор, накапливающий сумматор, в матрицу элементов И введены5 и элементов И,(2 К+3) элементов ИЛИ(К - минимальное количество нулевыхразрядов между ближайиичи соседнимиединичными разрядами в представлении чисел в избыточных системах счисления), и счетных триггеров с соответствующими связями. 1 ил. Входы 18-1, 18-2, ютсяинформационным ра 1,входы 19-1,19- ми регистра 2,вход входом устройства, дом окончания умнож 22-2, , 22-и - в.Ъ 3 7 9 1 1 2 2 3 4 5 1 21 21 22 423 . б4 85 107 149 18 1 1 1 2 2 3 4 5 7 9 1 1 1 2 2 Э 4 5 7 9 1 1 2 2 3 4 5 7 9 4 4 4 8 8 1 7 16 20 28 Эб 2 Э2 Э2 3б4 66 . 98 1210 15,14 2118 27 5 5 5 1 О 10 1520 25 35 45 7 9 7 9 7 9 4 18 14 18 21 27 28 Эб 35 45 49 63 63 81 вающего сумматора 4, выходами кодапроизведения,Любое число в двоичных избыточныхсистемах счисления (в традиционнойклассической системе счисления такыре)может быть представлено как А =а;Ь,10где а;60,1,причем а; = 1 при выполнении условияоЬ(х)с А- а ЬЬ(х .+ 1),(2)15 О, при 0;Б, при ОхХ; (3) Т ец Х Ь (-3.-), при ; 1. 1 сб В формулах (1), (2), (3) под принимается номер разряда (х = О, 1, 2 Б), под 3. - номер системы счисления (3. = О, 1,2И), 1) - 25 произвольное число, могущее .принимать значения в интервале целых чисел от -Б до +И, но в конкретном случае от О до И, А и В - целые произвопьвые числа, равны О, 1 у 2 рфарБеАфВВ, 3 О но. могут быть системы, когда общее неравенство принимает вид равенства, Ь - имя системы счисления, д-сО, однако на практике оно значительно меньше, 3 определено в. формуле (3). Выражение (2) задает форму представ-, ления чисел.Условие (2) справедливо для минимальной формы изображений, предполагающей наличие минимального количе,ства единиц в изображении числа, а : также характерной строго обозначенным .снизу количеством нулей между единицами К. Для минимального изображения в р-системах счисления Фибонач О К = Р (4), для двоичной ,3.-системы счисления, при 3.; - 1, К = 4 (5), Очевидно, что при уменьшении основаниясистемы счисления возникает возможность производить построение формизображения чисел по определенномуалгоритму, в нашем случае его задает выражение (2) для систем счисления (3) и испольэовать эти особенности для увеличения быстродействияпри выполнении арифметических операций.Реализованный способ умноженияоснован на принципе таблицы умножения и состоит в следующем.1, Б столбец записываются в порядке возрастания веса конкретно выбранной системы счисления,2. В строку записываются в порядке возрастания веса конкретно (тойжечто и для столбца) выбраннойсист емы счи сления,3, На пересечении строк и столбцов записываются произведения весовсоответствующих строк на веса соответствующих столбцов, причем в соответствии с выражением О, при (О, 1 (х) 1.(ш), при О ( з. й Х, (4) +А1, (5.-1-3), при 5.3., 1-В где- номер с тол бц а; ш - номер строки; х - номер разряда множимого, ш - номер разряда множителя,Произведения, попавшие на пересечение строк и столбцов в аналогичных разрядах сомножителей, имеющих коэффициент а, = 1, являются частными произведениями.5, Просуммировав частные произведения, получаем окончательное, интересующее нас произведение сомножителей,Рассмотрим приведенный .способ умножения для двоичной 1-системы счисления, при Х = 1:,1571574 Вьппе 112234579 - веса двоичной 1-систеи счисления, вычисленные в соответствии с выражением Произведение веса 1 столбца навес и 1-й строки определится, как О, при 1 сО,1,(и), при Оэ.61, (6)1,(-2) + (1, (х-З),при) 1. 5 ун(1) О, при с 0,1, при 05.с 1, (5)(7,(К) +11,(1 -3),при ь )1. Рассмотрим умножение чисел 11 и 8: Множитель О О О 4 5 7 О О О О 1 1 1 2 5551 О 7.02 4 б 15 21 В кружочк изведения, к мировать: 11 бведены ча но рассмотренному примеит умножение в другихисления. ги е про- просум 9 + 2 = оисхо орые необход8 = 63 + 14 истемах сРассмот2 и 10 веме счисл м пример умножения чиселадиционной двоичной сисия: 0 8 16 Я) 32 32 64 Дб) 128 128 256 0 1 2 4816 816 10 64 данном случаеножимого и множи зрятвии с вылюбого слун в соотв)и(2)длчастныхопределятзначение в змепены кодовыечках частные прои2, 4 на 8, 8 нах 12 = 8 + 16 + произвься выЬр (и 1)ено ве круж 4 на ени ем 1 О ом с т т. роизведения с множимого,рим пример умноже - и 3-системе счи чиселния Рассми 18 в тройство позв де множимое и Фибоначч В зто образитсзможно благода ство ииФратора с ОО 1 1О 2 О 2 О 3 ОО 5 17 О 9и - веса еля, над аписи чи зведения8 на 832+64 ветствуют быть постро ражениями ( чая, Матриц тогда будет (4), однако 0 с э. с 1 буд темы счисле 4чиселИме 120,истияет умножать чис- ножитель предссистемах счислеолучено в 55 пичной от системья и множимого.ря введению вкоторый может 7 9О 14 18 14 18 21 27 28 36 35 45 49 ДЗ 63 811571574 1 2 3 4 5 4 55 В 10 12 15 16 20 24 30 11 11 1 2 2 2 3 3 3 4 4 4 6 6 6 19 19 19 38 57 76 116 14 14 14 24 42 56 84 7 10 7 10 7 1 О 14 20 2130 28 40 42 60 2 3 2 3 2 3 4 6 6 9 В 12 12 18 0 . 0 О 0 0 0 В данном случае 1 - веса 3-систе" мы счисления Фибоначчи ш - веса 2 Эсистемы счисления Фибоначчи, в кружочках частные произведения; 6 х х 18 = 84 + 24 = 108,Устройство работает следующим образом.25 В регистр 1 записывается код мно-,жителя, в регистр 2 - код множимого,На вход 20 подается сигнал управле. ния, который поступает на вторые вхо-.ды элементов И 6"1, 7-1. Положим раз- ЗОряд регистра, к которому подключены элементы И 6-1, 7-1 нулевой, зтоприведет к единичному уровню на первом входе элемента И 7-1, на выходекоторого появится единичный сигнал,который передается на вторые входыэлементов И 6-2, 7-2. Положим, чторазряд, к которому подключены элементы И 6-2, 7-2 единичный, в этом случае первый вход элемента И 6-2 будет 40подключен к единичному сигналу, наего выходе появится единичный уровень, который установит триггер 9-2в единичное состояние, что в своюочередь приведет к томучто на первых выходах элементов И 17-1-2,17"2-2 172, , 17-ипоя",вится единйчный сигнал, единичныйсигнал через элемент ИЛИ 11.поступит.,также на вторые входы элементов: мый разряд регистра 2 (а именно копросу его мы приступили), к которому прикреплены элементы И 13-1,14-1,равен нулю, тогда на выходе элемен 55та И 14-1,появится единичный сигнал,так как на его входе два единичныхсигнала с выхода элемента ИЛИ .11 и синверсного выхода опрашиваемого разО О О0 4 5 7 1 О 14 9 1ряда регистра 2, это приведет к тому,что на вторых входах элементовИ 13-2, 14-2 появится единичный сигнал Положим, что регистр 2 имеет вразряде, к которому подключеныИ 13-1, 14-2 логическую единицу,тогда на выходе элемента И 13-2 появится единичный сигнал, который передается на вторые входы элементовИ 17-2-1, 17-2-2, 17 - 2-3,е ,17-2- 3 1 7-2-п. На выходе элемента И 17-2-2 появится единичныйуровень, так как на его входах единичный сигнал, выходной сигнал с элемента И 17-2-2 поступит через произ.ведения матрицы 5 на соответствующийв силу выражений (1), (2) вход шифратора 3, где преобразуется в позиционный код интересующей нас системыи поступит на входы накапливающегосумматора 4 суммирующего числа в системе счисления шифратораОдновременно единичный сигнал с выхода элемента И 13-2 поступит на первый входэлемента ИЛИ 15 5.-Х)-го разряда,выход последнего подключен к вторымвходам элементов И 13, 14 этого разряда, произойдет опрос содержимогоразряда. Положим, содержимое этогоразряда имеет нулевое значение, вэтом случае на выходе элемента И 14появится логический сигнал, которыйчерез элемент ИЛИ 15 опросит следующий разряд, Положим, последний и-йразряд регистра 2 имеет, единичноезначение, В этом случае на выходеэлемента И 13-и появится единичныйсигнал, который передается на вторыевходы элементов И 17-п, 17-п,17-и.17-и",), , 17-и-и. Навыходе элемента И 17-п, следовательно, появится единичный сигнал, 1571574 Окоторый через выход произведения матрицы шифруется и попадает на вход сумматора 4, где суммируется с предыдущим значением. Одновременно единичный сигнал через элемент ИЛИ 16 сбрасывает триггер 9-2 в ноль, подается на вторые входы элементов И 8. На выходе элемента И 8-2 в этом случае появится логическая единица,ко О торая через элемент И 4 10 приведет к опросу элементов И 6, 7 (-К)-,го разряда. Если этот разряд имеет кулевое значение, то на выходе элемента И 7 появится единичное значение, кото рое через элемент ИЛИ 10 опросит следующий разряд, Положим, и-й разряд регистра 1 равен единице., В этом случае на выходе элемента И 6-п появится единичный уровень, который устано вит триггер 9-и в единичное состояние, а последний в свою очередь подключает первые входы элементов И 17-1-п, 17 - 2-п, , 17-,1-п, , 17-и-п и через элемент ИЛИ 11 разрешит опрос 25 содержимого регистра 2, так как у регистра 2 второй и и-й разряды единичны,то на выходе элемента И 13-2 появится единичный сигнал, подключающий вторые входы элементов И 17-2-.1, 17- 2-3,17-2-) 17-2-и, на выходе элемента И 17-2-.п появится еди,ничный сигнал, который через вход произведения матрицы преобразится в позиционный код шифратор 3 и поступит на входы сумматора 4, где просум,мируется с содержаниемпоследнего, 11 роизойдет опрос последующих разрядов через элементы И 14. На выходе элемента И 13-п появится единичный сигнал, что подключает вторые входы элементов И 17-п, 17-п, 17-п-З,17-и-.17-и-и и приведет к появлению единичного сигнала на выходе элемента И 17-п-и, который изве стным путем попадет на. сумматор 4 и просуммируется в нем. Также единичный сигнал через элемент ИЛИ 16 обнулит триггер 9-п, поступит на вторые входы элементов И 8, что приведет к появлению единичного сигнала на выходе элемента И 8-п, который через элемент ИЛИ 12 засвидетельствуетоб окончании процесса умножения. С выходов 22 сумматора 4 можно считывать код произведения.55Функциональные возможности изобретения позволят отказаться от устройства преобразования исходных кодов сомножителей в специализированныхсредствах вычислительной техники,чтоупростит их, повысит быстродействиеи помехоустойчивость.Формула изобретенияУстройство для умножения, содержащее регистр множителя, регистр множимого, матрицу элементов И из п столбцов и и строк, и-разрядность операндов устройства умножения, о т - л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет умножения в избыточ" кых двоичных системах счисления, в устройство введены шифратор, накапливающий сумматор, в матрицу элементов И введены 5 п элементов И, (2 К+3) элементов ИЛИ (К - минимальное количество нулевых разрядов между ближайшими соседними единичными разрядами в представлении чисел в,избыточных системах счисления), и счетных триггеров, причем прямой выход -го разряда регистра множителя соединен с первым входом (2-1)-го элемента И матрицы ( = 1, 2, , и), инверсный выход -го разряда регистра множителя соединен с первым входом 21-го элемента И матрицы, выход (2-1)-го элемента И матрицы соединен с первым входом (2 п+)-го элемента И матрицы, со счетным входом -го триггера матрицы, с соответствующим входом первого элемента ИЛИ матрицы, второй вход (2 п+)-го элемента И матрицы соединен с выходом второго элемента ИЛИ матрицы и с входом сброса -го триггера матрицы, выход третьего элемента ИЛИ матрицы соединен с выходом окончания процесса умножения устройства выход 2)-го элемента И матрицы соединен с вторым входом (2+ + 1)-го и с (2+2)-го элемента ИК+ 1 матрицы (1 = 1, 2 ---- ), выход -го элемента И матрицы, - 2(К+2), 2(К+3).2(п)соединен соответственно с первым входом элемента ИЛИ матрицы с четвертого по К-й, выход элемента ИЛИ матрицы с четвертого по К-й соединен с вторыми входами элементов И матрицы соответственно с 2(п-К) по 2 п-й,.выходы элементов И матрицы с (2 и+1)-го по (Зп-К)-й соединены соответственно с вторыми входами элементов ИЛИ матрицы с четвертого по К-й, выход -го триггера матрицы соединен с втоьии входами элементов И -й строки матрицы вторые входы первого и втоь5 ,рого элемента И, матрицы соединены с управляющим входом матрицы, прямой выход -го разряда регистра множимого соединен с первым входом (Зп+2- -1)-го элемента И матрицы, инверсный 1 О выход -го разряда регистра множимого соединен с первым входом (Зп+2)- го элемента И матрицы, выход каждо"го 1-го элемента И матрицы 3 = (Зп+ +2), (Зп+4)(2 К+2)1 соединен с вторым входом (+1)-го и (1+2)-го элементов И матрицы, выход каждого четного элемента И матрицы с (Зп + + 2 К + 4)-го по (5 п).-й соединен соответственно с первым. входом эле О ментов ИЛИ с (К+4)-го по (2 К+3)-й, выход каждого,1-го элемента ИЛИ матрицы (1 = К+4) К+52 К+3) соеди-, нен с вторым входом (Зп+2+1)-го и (Зп+2+2)-го элемента И матрицы,выхо ды элементов И матрицы с (Зп+2-1.)-го по (5 пК)-й соединены соответственно с вторыми входами элементовИЛИ матрицы с (К+4)-го по (2 К+3)-й,выход (Зп+2 х)-го элемента И матрицы соединен с первьии входами элементов И д-го столбца матрицы, вторые вхо-ды (Зп+1)-го, (Зп+2)-го элементовИ матрицы соединены с выходом первого элемента ИП 4, выходы нечетныхэлементов И матрицы с (5 пК-.1)-гопо (5 п-.1)-й и ьыход 5 п-го элементаИ матрицы соединены соответственнос входами второго элемента ИЛИ матрицы, выходы элементов И матрицы с(Зп);й по Зп-й и выход 2 п-го элемента И матрицы соединены соответственно с входами третьего элементаИЛИ, выходы элементов И строк матрицы соединены с соответствующимивходами шифратора устройства умноже-,.ния, выходы шифратора соединены ссоответствующими весовыми входаминакапливающего сумматоравыход которого соединен с выходом результатаустройства умножения,Составитель В), Вар акиТехред Л. Сердокова актор Т.Лазорен Бескид орре Зак Подписное ВНИИП о ельский комбинат "Патент", г.Ужгород, ул. Гагарина,101 роизводственноТираж 564 ственного комитета по из 113035, Москва, Ж, бретениям и открытиям при ГКНТ СССРаушская наб., д. 4/5