Патенты с меткой «умножения»

Номер патента: 1608650

Опубликовано: 23.11.1990

Автор: Сидорович

МПК: G06F 7/52

Метки: умножения

...непосредственно на первый вход выборки запоминающего элемента 3,", и через диод 4, - на первые входывыборки элементов 31,3,(, 1 и вторые входы выборки элементов 3(311 . С 3-го выхода дешифратора 2 активный сигнал поступает непосредственно на второй вход выборки запоминающего элемента 3 и через диод 5 - на первые входы выборки элементов 3, 3 (, и вторые входы выборки элементов 313 . В результате на оба входа одного из запоминающих элементов поступают активные сигналы. Информация из ,Вфф данного запоминающего элемента вы- ай дается на выходы произведения устройства.Формула изобретенияУстройство для умножения, содеращее дешифраторы сомножителей и мат1 б 08650 Составитель В.ЧерниковРедактор А.Шандор Техред М,ХоданичКорректор С.Черни...

Номер патента: 1612295

Опубликовано: 07.12.1990

Авторы: Андреев, Малиночка, Стахов, Черняк

МПК: G06F 7/52

Метки: умножения

...(-)-го положительныхразрядов множимого на -й отрицательный разряд множителя, на элементахИ 12 группы - частичные произведения(д)-го отрицательных разрядов множимого на -й отрицательный разрядмножителя на элементах И 13 группы - 35частичные произведения (1-1)-го отрицательных разрядов множимого над-й положительный разряд множимого,на элементах И 15 группы - частичныепроизведения . положительных разрядов множителя на -й отрицательныйразряд множимого, на элементах И 16 частичные произведения 1 отрицательных разрядов множителя на д-й отрицательный разряд множимого, на элементах И 17 группы - частичные произведенияотрицательных разрядов множителя на -й положительный разрядмножимого50На элементах ИЛИ 18 группы формируются положительные...

Номер патента: 1614018

Опубликовано: 15.12.1990

Автор: Сидорович

МПК: G06F 7/52

Метки: умножения

...для умножения (фиг.1) содержит регистры 1 и 2 сомножителей, регистр 3 результата, блок 4 памяти, блок 5 10сдвига, шифраторы 6 и 7, сумматор 8,Блок памяти(фиг,2) содержит дешифраторы 9 и 10 и матрицу запоминающих элементов 11 л (й/2 (1, )М),Устройство работает следующим образом.В регистрах 1 и 2 хранятся коды сомножителей, причем Х = Х 1Хл, У =. У 1Уп,где Х,Ю(0,1),1=1,п, У; ь (0,1),) =Гп.Коды сомножителей совместно определяют адрес ячейки памяти, в которой хранится цифровой код произведения.Шифраторы б и 7 подсчитывают количество левых нулей в каждом из сомножителей, а сумматор 8 складывает эти 25количества, Сумма управляет блоком 5сдвига, указывая, с каким сдвигом необходимо соединить выходы блока 4 памяти.В блоке 4...

Номер патента: 1615706

Опубликовано: 23.12.1990

Авторы: Бобровский, Буяло, Ерема-Еременко, Осипов, Петрунек, Трубицын

МПК: G06F 7/52

Метки: умножения

...р разрядов с регистра 7 или 2.Регистр 2 младшей части множите иля --- + р-разрядный, сдвиговый, 165706причем сдвиг осуществляется на ррязрядов, предназначен для храненияМлПервый и второй сумматоры 4 и 9элементарных произведений - п-разрядные, предназначены для Формирования старших и разрядов частичныхпроизведений УХ и У Х соответственно.Первыи и второй регистры 11 и 1 Очастичных произведений - п 1.р-разрядные, предназначены для хранения частичных произведений Умл ф Х и Уг"Хмл.соответственно, п разрядов которыхпоступ".от из соответствующего сумматора 4 и 9, а младшие р разрядовиз умножителя 3Второй коммутатор 12 предназначендля передачи на вход второго слагаемого сумматора 13 частичных произведений операнда из регистра 10...

Номер патента: 1615714

Опубликовано: 23.12.1990

Авторы: Ирхин, Краснобаев, Чарковский, Чигасов

МПК: G06F 7/72

Метки: модулю, умножения, чисел

...умножения в двоичном коде.Рассмотрим пример конкретного выполнения операции модульного умножения для гп = 11. В этом случае количество элементов ИЛИ в шифраторе 10 равно четырем, Пронумеруем их слева направо от трех до нуля, Используем инвертированную таблицу по второму разряду результата операции. В этом случае блок 11 инвертирования состоит из одного элемента НЕ. Выходы остальных элементов ИЛИ шифратора 10 подключены прямо к входам соответствующих разрядов входа вычитаемого вычитателя 12 по модулю. Составим табл, 1, в элементе которой над чертой находится значение результата операции, а под чертой - номера элементов ИЛИ шифратора 10, на входы которых поступает сигнал с соответствующего элемента И коммутатора 9,Табл, 1 составлена...

Номер патента: 1617439

Опубликовано: 30.12.1990

Авторы: Глушков, Ирхин, Кононова, Краснобаев, Сахно

МПК: G06F 7/72

Метки: модулю, умножения, чисел

...В, равном нулю, АВф ф(шой 5) = О, при В равном единице АфВ (шой 5) = А, следовательно, необходимо реализовать три строки при В = 2,3,4. Это можно выполнить с,по 55 мощью трех блоков умножения на конс - танту по модулю. В габл. 2,3 и 4 пред ставлены результаты работы блоков ум ножения соответственно для В = 2,В = 3, В =4 (А - результат),Та блица 2 О 1 2 3 4 О 2 4 1 3 А Таблица 3 О 1 2 3 4 О 3 1 4 2 А Та блица 4 А О 1 2 3 4 А О 4 3 2 1 формула изобретения Устройство для умножения чисел помодулю, содержащее дешифратор, групВ общем случае потребуется (т)блока умножения на константу по модулю.Устройство работает следующимобразом,Первый сомножитель (В) с входа 1поступает на вход дешифратора 4. ПриВ = О на выходах дешифратора 4, кроме...

Номер патента: 1619304

Опубликовано: 07.01.1991

Авторы: Косьянчук, Лиходед, Соболевский, Якуш

МПК: G06F 15/347

Метки: матриц, умножения

...Ь, на вход 3 устройства - элемент с(. При этом в вычислительиом модуле 51 формируется значение с; =с и + аЬя( (ог которое подается на вход регистра 14.На седьмом такте на вход 1 устройства подается элемент а 12, на вход 2 устроиства - элемент с . При этом(о)с о о тв е т ст вующие элементы а ,, Ь 1и сзаписываются в соо тв ет ствующие регистры вычислительных модулей 5 1 и 5 2 (фиг . 5 ) , в вычислительном модуле 5 2 формируется значение с (г == с, + а 1 Ь 1 .Н а восьмом .такте на вход 3 устр ойс тва подается элемент с в вы 12 1 числительном модуле 52 формируется значение с = с + а 2 Ь 2, .Р)На девятом, такте на вход 1 устройства подается элемент ав вычислительном модуле 5 формируется значение(г+1)+1.+2 п -2 п й- (и+1) 3-п 1 с+2 п +и+1;...

Номер патента: 1619305

Опубликовано: 07.01.1991

Авторы: Косьянчук, Лиходед, Соболевский, Якуш

МПК: G06F 15/347

Метки: матриц, умножения

...потока. элементов а 1,и Ь), в моменты времени в соответствии с выражениями (1) и организация выходного потока элементов с"1)в соответствии с выражением (2).При описании работы устройствав обозначении а- индекс 1 в скобках указывает номер рекуррентногошага, а в обозначении а) - индекс 1без скобок указывает номер тактаработы устройства.На управляющий вход 3 устройства, начиная с первого такта, подается последовательно и нулевых разрядов, а затем последовательнои(и) единичных разрядов.Рассмотрим работу устройства дляи.= 2 (фиг.2).На первом такте на входы 2 и 3.подаются соответственно элемент Ьги нулевой разряд. При этом в вычислительном модуле 5, в регистр 12 записывается элемент Ь.1,На втором такте на входы 1-3 подаются соответственно...

Номер патента: 1621022

Опубликовано: 15.01.1991

Авторы: Гостев, Прокофьева

МПК: G06F 7/52

Метки: умножения

...в первый регистр 2 множителя, где она сохраняется на все время операции умножения. По сигналу с выхода 17 блока 14 управления через мультиплексоры 5 и 6 информация поступает на входы 25 и 26 матричного умножителя 7. 30 35 40 45 50 55 Во время выполнения операции ум" ножения (в случае режима с накоплением и суммирования) во вторые регистры 3, 4 множимого и множителя по сигналам, поступающим с выходов 33 и 34 блока 14 управления соответственно, производится запись очередных сомножителей, которые поступают через мультиплексоры 5 и 6 на входы 25 и 26 матричного умножителя 7 по сигналам, поступающим с выхода 18 блока 14 управления,Таким образом, происходит совмещение во времени операций умножения и приема в регистры очередных сомножителей,...

Номер патента: 1621033

Опубликовано: 15.01.1991

Авторы: Дрозд, Новицкая, Паулин, Полин

МПК: G06F 11/00, G06F 7/52

Метки: контролем, умножения, чисел

...3 ивыходов элемента И и-й строки и-гостолбца матрицы 2, причем в 1-м раз ряде сумматора 4 складываются выходпереноса сумматора к-й строки и выходсуммы сумматора 9+1)-й строки (и -1)-го столбца матрицы 3. рицы 2 и выходов суммы сумматоров первой строки матрицы 3.Все 12 разрядов произведения поступают на информационный вход выходного регистра 5 и записываются в него по сигналу с выхода элемента И 10 в момент 12 по заднему фронту синхроимпульса.По этому фронту синхросигнала происходит циклический сдвиг содержимого регистров группы 1. Режим сдвига определяется единичным сигналом на прямом выходе триггера 7,Таким образом, меняются местами множимое и множитель. Вычислениеповторяется, но результат произведения в регистр 5 не записывается, а...

Номер патента: 1633401

Опубликовано: 07.03.1991

Авторы: Евстигнеев, Кошарновский, Кузнецов, Ревзин

МПК: G06F 7/72

Метки: s-ичных, остаточной, позиционно, системе, счисления, умножения, цифр

...вторые иноряионць 20 элементов И объединен с входом втовходы коммутаторов 16 и 17 проходятрого сомножителя первого блока умноня выходы последних, я с их выходовжения и входом первого сомножителя в виде величин с 5 с 18 и третьего блока умножения, выход котоофпоступают ня входи блоков 5-8 умноже- рого соединен с вторым инАормяциоцьм ния, вторые входы блоков 12 и 10 эл 25 входом пеРвого коммУтатоРа, вход втоментов И и перне входы блоков 13 и рого сомножителя третьего блока ум элементов И. Величины с В и 1 Бножеция соединен с первым входом через блоки 10 и 12 элементов И и с пеРвого блока хранения констант и вхо -поступают ца сумматор 3 величины с и 1дом первого сомножителя четвертогоУ о и очеРез блоки 13 и 15 элементов И по 30 блока...

Номер патента: 1633424

Опубликовано: 07.03.1991

Авторы: Березовский, Лосев

МПК: G06F 15/332

Метки: быстрого, вектора, матрицу, умножения

...логической 1 и вход коммутатора 3 подключится к выходу.20 По мере вычисления (Хфф У,),=-1 - 2 гаи выдвижения У,: из регистра 2 сдвига в него будут заноситься данные У,. Как только процесс вычисления для Хбудет окончен, в регистре 1 сдвига будет находиться послеГдовательность данных Хв регистре 2 сдвига последовательность данных У причем на одном входе сумматора-вычитателя бу/ /дет находиться Х 1 на другом У.Триггеры 15 и 16 вернутся в исходное состояние, что приведет к подключению вхо лов коммутаторов 3 и 4 к их выходам. Далее процесс повторится для Х, и У, т.е.( (Х,-1- У,),=1 - 2"),=1 - 2 ч -Если в качестве входных отсчетов исполь зуются координаты вектора, полученного отумножения вектора размерностью т на мат.рицу полного кода А...

Номер патента: 1635176

Опубликовано: 15.03.1991

Авторы: Шостак, Яськевич

МПК: G06F 7/52

Метки: умножения

...волнорядный и с выходов младших разрядов блоков " (3 ) разряды этихпроизведений записываются в соответствующие регистры 5 (7),1 осле выполнения (и/2+1)-го тактаработы устройства на вход 13 устройства подается значение кода единицыв даннои системе счисления (на входе14 устройства по-прежнему нулевая информация), на вход 16 устройства подается потенциал, настраивающии коммутаторы 8 на передачу информации сосвоего второго информационного входа,т,е. с выходов регистров 7, регистра9 и с выхода переноса блока 2 п.В течение (и/2+2)-го такта работыустройства в блоке 2 производится суМмирование (и/2+1+1)-го разряда частичного произведения множимого на младшие разряды (множителя, поступающегона его вход второго слагаемого с выхода...

Номер патента: 1644131

Опубликовано: 23.04.1991

Автор: Музыченко

МПК: G06F 7/49

Метки: модулю, пять, умножения

...с вторым входом четвертого элемента И, ,первыми входами пятого, шестого и седьмого элементов И и входом первого разряда второго сомножителя у1 644131 ройства, вход второго разряда которого соединен с вторыми входамитретьего и шестого элементов И и первыми входами восьмого и девятогоэлементов И, вход второго разрядапервого сомножителя устройства соединен с вторыми входами второго,седьмого и восьмого элементов И ипервым входом десятого элемента И, Овторой вход которого соединен с вторым входом первого элемента И,первымвходом одиннадцатого элемента И ивходом третьего разряда второго сомножителя устройства, вход третьего 15разряда первого сомножителя которогосоединен с вторыми входами пятого,девятого и одиннадцатого элементовИ, выходы...

Номер патента: 1647560

Опубликовано: 07.05.1991

Автор: Музыченко

МПК: G06F 7/49

Метки: модулю, съем, умножения

...с первыми входами вторых элементов И первой и второй рупп, вторым входом первого элемента И третьей группц, первыми входами первых элементов И четвертой, пятой, шестой групп, вход второго разряда первого сомножителя устройства соединен с первыми входами третьего элемента И первой группы и второго элемента И третьей группы и вторым входом второго элемента И второй группы, вход второго разряда второго сомножителя устройства соединен с вторым входом третьего элемента И первой группы, вторым входом первого элемента И второй группы, первым входом третьего элемента И третьей группц и первыми входами вторых элементов И четвертой, пятой и шестой групп, вход третьего разряда первого сомножителя устройства соединен с вторым входом второго...

Номер патента: 1647561

Опубликовано: 07.05.1991

Автор: Музыченко

МПК: G06F 7/49

Метки: модулю, съем, умножения

...соединенс вторым входом первого и третьимвходом второго элемента И первой груп"пы, вторым входом третьего элемента И второй группы, вторым входомвторого и третьим входом третьегоэлементов И третьей группы, вторымвходом первого элемента И четвертойгруппы, третьим входом первого ивторым входом третьего элементов Ипятой группы и вторым входом второгоэлемента И шестой группы, вход третьего разряда второго сомножителяустройства соединен с третьими входами первого и третьего элементов И первой группы, вторым входом второгоэлемента И второй группы, третьимивходами первого и второго элементов Итретьей группы, вторым входом третьего элемента И четвертой группы, третьими. входами второго и третьего элементов И пятой группы и вторым входомпервого...

Номер патента: 1647563

Опубликовано: 07.05.1991

Авторы: Ирхин, Костенко, Краснобаев, Михеева, Цыба

МПК: G06F 7/72

Метки: модулю, умножения, чисел

...первые входы элементов И 19 и 24. Если на выходной управляющей шине коммутатора 17 отсутствует сигнал, то элемент И 19 открыт и сигнал единичного выхода сумматора 15 по модулю два через элемент ИЛИ 21 поступает на единичный вход первого выходного регист- ра 22. Если на выходной управляющей шине коммутатора 17 присутствует сигнал, то элемент И 24 открыт, и сигнал с единичного выхода 15 по модулю два через элемент ИЛИ 20 поступает на нулевой вход первого выходного регистра 22. Одновременно результат операции р 0(вод)Р с выхода коммутатора 11 поступает на соответствующий вход первого выходного регистра 22. Таким образом, в первом выходном регистре 22 содержится результат операции АА(шосР) в КТУ.При рассмотрении работы устройства,...

Номер патента: 1649126

Опубликовано: 15.05.1991

Авторы: Горбунов, Лозбенев, Ушаков, Шилов

МПК: G06F 15/347

Метки: матриц, умножения

...длязобретенияействия пппаратурнто в квадельных момножаемыхастичныхечение каж в в вгдеа-, свх и в - значенром иственнвходахмодуллений;а ых и сьых - значения на первом и втором соответственно выходах вычислительного модуля на -м такте вычислении.Последовательность подачи элементов перемножаемых матриц и считывания матрицы-результата показана на фиг. 1. На информационные входы 3 второй группы подаются нулевые значения, на информационные входы первой и третьей групп - элементы матриц А и В.Особенностью функционирования устройства является суммирование частных произведений а в без сдвига накапливаемых сумм с,"; на очередном такте.формула изобретения Устроиство для умножения матриц, соержащее р вычислительных модулей, ор1649126 вхЧЙвых...

Номер патента: 1649537

Опубликовано: 15.05.1991

Авторы: Дорожкин, Жабин, Ишутин

МПК: G06F 7/52

Метки: умножения

...с входа 29 черезэлемент И 20 проходит на вход выдачиобратного кода регистра 2 и на входычетырех старших разрядов сумматора 4результата, второй управляющий вход,а также через элемент ИЛИ 17 на входпереноса ытадшего разряда сумматора 4 55;результата для преобразования поступающего с регистра 2 обратного кода вдополнительный. Этот код суммируетсяв сумматоре 4 результата или с кодомиз регистра 5, при этом результатсуммирования записывается в регистр5, или с кодом из регистра 6, приэтом результат суммирования записывается в регистр 6. Кроме того, еди 5ничный сигнал с выхода элемента И 20через элемент ИЛИ 18 поступает на входвыдачи обратного кода регистра 8 сдвига и на вход переноса младшего разрядаО,сумматора 1 для преобразования...

Номер патента: 1651288

Опубликовано: 23.05.1991

Авторы: Дрозд, Паулин, Полин, Попов

МПК: G06F 11/08

Метки: двоичных, модулю, три, умножения, чисел

...коды фрагментов а,Ь,с,б,е с выходов узлов умножения по модулю три группы 10 и код фрагмента 1 (коньюнкции, не входящие в фрагменты а,Ь,сА,е) с выхода сумматора 9 поступает на вход третьего узла 4 свертки по модулю три, который формирует контрольный код кон ьюнкций треугольной матрицы. На эту величинуотличается контрольный код полного произведенияя от контрольного кода 21-разрядного результата умножения. С выхода узла 5 сложения по модулю три снимается контрольный код 21-разрядного результата умножения, Зтот код сравнивается на блоке 6 сравнения с кодом, сформированным третьим узлом 3 свертки по модулю три из кода. поступающего на вход 13 результата устройства (множимое и множитель посту 10 входа множимого устройства соответствен К - 1но...

Номер патента: 1654814

Опубликовано: 07.06.1991

Авторы: Шостак, Яськевич

МПК: G06F 11/00, G06F 7/52

Метки: умножения

...на выход 23 контроля устройства.Вывод из устройства значения старших н разрядов произведения произво дится в течение последних п тактовчерез его первый информационный выход21 либо через его второй информационный выход 22 по одному разряду в каждом такте. Причем при выводе результата через второй выход 22 устройствапоявляется возможность сразу послеокончания первых п тактов работы устройства начать вычисление произведения новой пары сомножителей. В этом 30 случае йо окончании и-го такта подается сигнал на установочный вход 12устройства, по которому производитсяобнуление регистров 3 и 4, а такжезапись нового значения множимого врегистр 1. Этим устройство подготав ливается к вычислению произведенияновой пары сомножителей, значение...

Номер патента: 1654815

Опубликовано: 07.06.1991

Автор: Фесенко

МПК: G06F 7/52

Метки: умножения

...зна 20чение (1+1) -го разряда множимогоа;+, которое записывается в (х+1)-йразряд и-разрядног о р егис тра 11 множимого, а на вход 27 множителя поступает значение Ц)-го разряда множителя Ь, которое записывается вЦ)-й разряд и-разрядного регистра12 множителя. Одновременно на выходех-го Фиксирующего элемента И 15 1-йгруппы появляется сФормированное зна Очение первого частичного произведенияа Ь которое после суммирования с нуФлевым значением суммы частичных произведений в виде первой суммы частичных произведений записывается в 2 п 35разрядный регистр 25 результата.В третьем такте работы устройствана вход множимого поступает значениеЯ+2)-го разряда множимого а которое записывается в (+2)-й разряди-разрядного регистра 11 множимого,а на...

Номер патента: 1656550

Опубликовано: 15.06.1991

Авторы: Ковалив, Коноплянко

МПК: G06F 15/31

Метки: конечными, полиномов, полями, умножения

...полинома-сомножителя.В третьем случае первый полином-сомножитель не равен ни нулю, ни единице, второй полинам-сомножитель не равен нулю. При этом на всех входах элемента ИЛИ 8 сформированы нулевые потенциалы, а значит, и на его выходе также будет нулевой потенциал. Следовательно, на выходе 19 устройства отсутствует сигнал готовности результата вычисления, Для выполнения вычислений на вход 16 устройства подается импульс, равный логической единице, который, проходя через элемент ИЛИ 9, поступает на информационный вход триггера 13. После этого с поступлением нового импульса от генератора 3 на вход синхронизации триггера 13 последний установится в единицу, Потенциал логической единицы с выхода триггера 13 разрешает прохождение импульсов от...

Номер патента: 1656560

Опубликовано: 15.06.1991

Авторы: Елфимова, Коломейко, Мороз-Подворчан, Петущак

МПК: G06F 15/347

Метки: матриц, разреженных, умножения

...в вычислительный блок 10 через блоки 18 и 19 элементов И.Если числа по этому адресу не оказалось в блоке 3 памяти, о чем свидетельствует нулевое значение кода в регистре 5, то сигнал с выхода регистра 5 через элемент ИЛИ 28 запирает блоки 18 и 19 элементов И. Из блока 2 памяти считывается следующий элемент массива чисел в регистры 7 - 9. Окончание первого столбца массива чисел, записанного в блоке 2 памяти, определяется появлением нулевого кода в регистре 8, сигналы с выхода которого, проходя через элемент ИЛИ 27 и элемент НЕ 31, открывает блоки 20 - 22 элементов И, и осуществляется передача числа с из вычислительного блока в регистр 11 через блок 20 элементов И, значения индекса строки 1 элемента с 1 из регистра 5 в регистр 12 через...

Номер патента: 1658147

Опубликовано: 23.06.1991

Авторы: Шостак, Яськевич

МПК: G06F 7/52

Метки: умножения, чисел

...эа п тактов, В течение одного цикла в устройстве формируется частичное произведение множимого на один разряд множителя, а также осуществляется подсуммирование этого частичного произведения к ранее накопленной сумме частичных произведений.В каждом такте каждого цикла в блоке5 производится умножение разряда множимого, поступающего на его вход множимогос выхода 12 регистра 1, на разряд множителя, поступающий на его вход множителя свыхода 13 регистра 2, и подсуммирование кмладшему разряду получившегося при этомпроизведения старшего разряда произведения блока 5, сформированного в предыдущем такте и поступающего на его входпервого слагаемого с выхода 17 коммутатора 6, а также поступающего с выхода 19регистра 4 на его вход второго...

Номер патента: 1658148

Опубликовано: 23.06.1991

Автор: Фесенко

МПК: G06F 7/52

Метки: умножения

...количеству суммирующих групп основных 14 и дополнительных 15 сумматоров служат группы направляющих элементов ИЛИ 11, группы подключающих элементов И 12, группы подключающих элементов ИЛИ 13,При умножении следующей пары множимого А и множителя В в этом режиме работы устройства производится установка в единичное состояние разрядов и-разрядного регистра 8 множимого, и-разрядного регистра 9 множителя, фиксаторов 26 состояния формирующих элементов 10 и обнуление разрядов 2 и-разрядного регистра 20 результата.Если умножение следующей пары множимого А и множителя В необходимо выполнить в другом режиме работы устройства, то дополнительно производится обнуление ираэрядных кольцевых регистров 1 и 2 сдвига, установка в единичное состояние...

Номер патента: 1661759

Опубликовано: 07.07.1991

Автор: Ковалив

МПК: G06F 17/10, G06F 7/52

Метки: конечными, многочлена, модулю, неприводимого, полиномов, полями, умножения

...нулю ре 166175935 зультата умножения на нуль, либо результату деления нуля на ненулевойэлемент поля СР (2 ) соответственно,йЕсли в щ-разрядный регистр 1 за 5несены коэффициенты полинома не равного ни нулю, ни единице поля СР(2 )а в щ-разрядный регистр 2 - коэффициенты полинома не равного нулю,то устройство умножения и деленияПолиномов над конечными полямиСР(2 ) перходит на второй шаг своей работы.При этом на выходах дешифрато"ров б и 7 нуля и дешифратора 8сформированы сигналы логического нуля, Значит, на выходе элемента И.11,являющимся выходом 19 неопределенности результата устройства, и выхо 1де элемента ИЛИ 14 формируются сиг"налы логического нуля, по которомузакрывается элемент И 12, а такжеобеспечивается возможность установки в...

Номер патента: 1665378

Опубликовано: 23.07.1991

Авторы: Дрозд, Каптюг, Лацин, Минченко, Шабадаш

МПК: G06F 11/08

Метки: модулю, три, умножения, чисел

..."Исправно".Несовпадение сравниваемых кодовукажет на неправильное функционирование контролируемого или (с меньшей вероятностью в соответствии с меньшимизатратами оборудования) данного контролирующего устройства,Формула изобретения 30Устройство для контроля по модулю триумножения чисел, содержащее девять узловсвертки по модулю три, три узла сложенияпо модулю три, узел умножения по модулютри и узел сравнения, причем информационные входы первого, второго и третьегоузлов свертки по модулю три являются соответственно информационными входамипервой, второй и третьей составляющихмножимого устройства, информационные 40входы четвертого, пятого и шестого узловсвертки по модулю три являются соответственно информационными входами первой,второй...

Номер патента: 1667055

Опубликовано: 30.07.1991

Авторы: Журавлев, Ирхин, Краснобаев, Куцый, Панков, Уваров, Фоменко

МПК: G06F 7/49, G06F 7/72

Метки: модулю, умножения, чисел

...второй элемент ИЛИ 7 на вход дешифратора 8, с выхода которого через соответствующий элемент ИЛИ первой 9 группы поступает сигнал на один из входов регистра 11, Далее сигнал поступает на второй управляющий вход 6 устройства и операнд В аналогичным образом проходит с выхода второго элемента И и через рассмотренные элементы на один из входов регистра 11. Сигнал, соответствующий ) д (в) = 0 проходит через элементы И 4 (3) при подаче сигналов на управляющие входы 5 (6) и запоминается в триггерах 23/22. Затем сумматор 24 по модулю два прид )в посылает сигнал на вторые входы элементов И первой 13 и второй 14 групп, Выходной сигнал коммутатора 12, соответствующий значению А, В (проб п), в унитарном коде поступает на первые входы К - го элемента...

Номер патента: 1667059

Опубликовано: 30.07.1991

Авторы: Вариченко, Кодров

МПК: G06F 7/52

Метки: двух, умножения, чисел

...26 поступает мультиплексоры 30, 31 переключаются в пона вход адреса разрядного мультиплексора ложение, обеспечивающее поступление 16. что поиводит к появлению на выходах сигналов с входов Ь, Ь блока на входы Ь 1 , Ь блока сигналов "0". "1" на выходе 30 первого слагаемого третьего и - разрядного элементаИ 21 являетсятакжесигналомкор- сумматора 32 и сигналов "0" - на входы рекции по старшим разрядам на выходе 1 второго слагаемого и - разрядного сумблока, При этом на выходе ц блока форми- матора 31. П ри "О" на входе К блока руется сигнал блокировки по нулю в виде п - разрядные мультиплексоры 30, 31 пе- "1",При "1" на одном из входов а+1 или Ьл+1 35 реключаются в положение, обеспечиваю- (например Оа + - 1, Оь =О, т. е. при щее поступление...