Патенты с меткой «умножения»

Номер патента: 732867

Опубликовано: 05.05.1980

Авторы: Ескин, Малеханова, Швецов

МПК: G06F 7/52

Метки: умножения

...Р, Выходы счетчика 4 соединен .со входами двоично-десятичного дешифра:тора 5, на импульсный вход которого поступают импульсы с частотой Р, . Навыходах декады дешифратора 5, соединен"ной с младшей декадой счетчика 4, будетравномерная последовательность импульсовс частотоЯ Р, на выходах следующейдекады. импульсы с частотой Р, /10и т,д. Импульсы с выходов дешифратора5 поступают на входы блока 6 умноже":.ния частоты,Этот блок разделен на подблоки входы каждого из которых соединены с опаэдЕленной декадой дешифратора 5, Управляющие входы блока 6 подключены к д=.сятичному датчику числа й (в цифроги-"вольтметрах, например, датчиком чисг;Ч, являются непосредственно декадыдешифратора счетного блока прибора),Число К можно представить...

Номер патента: 732869

Опубликовано: 05.05.1980

Авторы: Брюхович, Карцев

МПК: G06F 7/52

Метки: умножения

...разности содержимого старшей и младшей половин разрядов множимого, поступают на первую группу входовблока 6 формирования частичных произведений, а с выходов регистра 4-сигналы,соответствующие разности содержим огомладшей и старшей половин разрядов мно-З 5жителя, поступают на вторую группу входов блока 6 формирования частичных произведений.Одновременно с выходов регистров 1и 2 сигналы, соответствующие значениям 40множимого и множителя, поступают навходы блока 5 формирования частичныхпроизведений. С выходов блока 6 сигналы,соответствующие результату умноженияразности содержимого старшей и младшей 45половин разрядов множимого на разностьсодержимого младшей и старшей половинразрядов множителя, поступают на входыблока 8 суммирования...

Номер патента: 732900

Опубликовано: 05.05.1980

Авторы: Зайцев, Кушнер

МПК: G06G 7/16

Метки: аналоговых, сигналов, умножения

...аналоговых сигналов Э и 3 возникает следующая ситуация,Катушки 3 и 4 создают в зоне расположения датчика 11 результирующиймагнитный поток сР =К О 1 + )катушки 5 и 6 - поток р = -К ( Э 1 ++ .1 ), а катушки 9, 10 - поток сР2На выходе фильтра 12 преобразователя 1 появляется сигналЧ =с(31 + 3 ) (2)а на выходе аналогичного фйльтра преобразователя 2 - сигналЧ,= С(д, -.-1,), (3)где к ы с - константы.32900 4 5 1 О 15 20 25 30 Э 5 40 М 0 5 Сигналы У, и М поступают нв входысумматора 13, - выходной сигнал которого пропорционален произведению( 11.г. ) входных сигналов,Предлагаемое устройство полностьюреализует преимущества суммарно-разностного метода умножения аналоговыхсигналов, твк как равенства (2) и (3)являются строгими, а не...

Номер патента: 732901

Опубликовано: 05.05.1980

Автор: Медяков

МПК: G06G 7/16

Метки: аналогового, косинус, поворота, сигнала, угла, умножения

...напряжение О, действующее на входе 10 устройства, при повороте входной оси 1 устройства на угол преобразуется в напряжениеО, на выходе 12 устройства в соответствии с зависимостьюЯ о о а где 2 с, - полный угол поворота движкапотенциометра 2;Й - суммарное сопротивление потенциометра 2 и добавочных резисторов 3 и 4;Бй- сопротивление потенциометра 2;. - текущий угол поворота движкапотенциометра 2, отсчитываемыйот средней точки сопротивленияЙ 4Причем абсолютная (методическая) ошибка воспроизведения устройством косинусной зависимости (1) не превышает величины 0,001.3 при условии что коэффициент деления, установленный на делителе 7, равен одной четверти, а сощротивле ние масштабирующего резистора 5 составляет пять двенадцатых величины...

Номер патента: 734683

Опубликовано: 15.05.1980

Авторы: Дивин, Иртегов, Канова, Орехова, Солодилов

МПК: G06F 7/39

Метки: п-разрядных, умножения, чисел

...11, то преобразование множимого в дополнительный ход производится в следующем (втором) такте умножения. Получающаяся в первом также умножения сумма по гпод 2 с выхода сумматора 1 записывается в регистр 2 частичных произведений, а поразрядные переносы с выходом переносов того же сумматора 1 - в регистр 3 переносов. Поразрядные переносы, которые образуются на выходе первого и третьего дополнительных разрядов сумматора 1, поступают соответственно на первые входы второго и четвертого дополнительных разрядов сумматора 1, т,е. названные разряды сумматора охвачены попарно сквозным переносом. Перенос же с выхода п-го разряда сумматора 1 записывается в (и+1)-ый разряд регистра 3 переносов через элемент И 9, открываемый нулевым сигналом с...

Номер патента: 736294

Опубликовано: 25.05.1980

Автор: Новожилов

МПК: H02M 5/16

Метки: выходом, однофазным, умножения, частоты

...преобразователь частоты,и-Фазный вход которого подключен кдополнительным выходным выводам преобразователя числа фаз, а однофазныевыходы обоих преобразователей частоты соединены встречно. На Фиг. 1 приведена схема устройства с встречно последовательнымвключением выходов учетверителей;на Фиг. 2 - схема встречно параллельного включения выходов учетверителей.Устройство для умножения частотыв четыре раза содержит преобразователь 1 в-фаэной системы напряженийв 2 п-Фаэную систему напряжений илитоков и два одинаковых учетверителячастоты 2 и 3 (Фиг,1) . Предполагается,что в учетверителях частоты осуществляется сложение выходных напряжений каждого иэ и нелинейных элементов. Поэтому выходы 4-5 учетверителей 2 и 3 включены последовательно...

Номер патента: 739531

Опубликовано: 05.06.1980

Авторы: Брюхович, Карцев

МПК: G06F 7/39

Метки: умножения

...накопления переносов 5 соответственно, Входй блока4 подключены к первой группе выходов блока формирования частичных произведений 3, вторая группа выходовкоторого подключена к первой группевходов блока поразрядного накопления переносов 5, вторая группа входов которого подключена ко второйгруппе выходов блока 4. Первая и . 30вторая. группы входов блока формирования частичных произведений 3 под"ключены к выходам регистра множимого1 и регистра множителя 2 соответственно. 35Устройство работает следующим образом,Сигналы, соответствующие значениям множимого и множителя, поступают с выходов регистров 1 и 2 навходы блока формирования частич.ных произведений 3, на выходах которого Формируются сигналы, соответствующие результату умножения. каждого...

Номер патента: 739711

Опубликовано: 05.06.1980

Авторы: Буракова, Ким, Рапопорт

МПК: H03B 19/14

Метки: умножения, частоты

...четвертый .конденсатор 24 и обмотку 25 вто. рого дросселя 26, включенные последовательно, со вторичной обмоткой27 второго трансформатора 8, Приэтом между вторым концом первичнойобмотки 7 второго трансформатора 8и второй шиной питания 21 включенвторой резистор 28,Коллектор дополнительного транзистора 22 в предлагаемом устройстве соединен через включенные последовательно пятый конденсатор 29 итретий резистор 30 с базой пятоготранзистора 17, а вторичная обмотка31 третьего трансформатора 20 подключена к выходным шинам 32 сигнала контрольной частоты. База пятоготранзистора 17 соединена через резистор 33 с первой щиной питания15, подключенной к отводу 34 вторичной обмотки 4 первого трансформатора 3. Первая шина питания 15 соединена также...

Номер патента: 741265

Опубликовано: 15.06.1980

Автор: Скрипицына

МПК: G06F 7/39

Метки: множителя, разрядов, умножения

...реализуя операцию (2 Р+1) М 22 ф"к четвертый сигнал управления, подаваемый на коммутатор 6, при сваив ает данному числу Вк в соответствии со значением (1 к+1)-ым разрядом множителя+ , если хЕ=Ои- , если х 0, = 1; нужный. знак, в результате чего в сумматор 2 передается значениеВ. =+ (2 Р +1)М 2 б 2 фкУмножение на данный п-разрядныи множитель осуществляется за к тактов, в каждый из которых аналогичным образом вырабатывается один из членов В.Пример работы устройства для случая и = 11 (фиг.2). При этом устройство содержит регистр 1 мноЖителя, сумматор 2, блок .3 управления, блоки умнОжения множимого на константы 1,3,5 и 7 соответственно 4 А,4,4 э и 44, блоки элементов 5 А,52,5 э и 54 для выдачи содержимого блоков 4,4 4 и 4 4 умножения...

Номер патента: 741275

Опубликовано: 15.06.1980

Автор: Ерухимович

МПК: G06F 7/52, G06F 7/70

Метки: деления, стохастическое, умножения

...счетчика 8.Устройство работает следующимобразом. 45С помощью и-разрядного сдвиговогорегистра с обратной связью генерируется периодическая последовательностьи-раэрядных псевдослучайных чисел сравномерным с погрешностью порядка 2 ) распределением вероятностейих появленря, т,е. разряды регистра1 порождают двоичные псевдослучайныепоследовательности, математическоеожидание которых равнокоэфФициентвзаимной корреляции, равный нулю, ипериод, равный 2"-1 тактов.указанными свойствами обладаюттакже двоичные последовательности навыходах группы 2 сумматоров по модулюдва, подключенных к разрядам сдвиго- б 0вого регистра 1. Следовательно, навыходах и сумматоров группы 2 по модулю два может быть образована последовательность и-разрядных...

Номер патента: 742934

Опубликовано: 25.06.1980

Авторы: Вишняков, Таборовец

МПК: G06F 17/10, G06F 7/70

Метки: умножения

...3 и 4 памяти(БСч), третий блок 8 памяти (БП),БУ 1 соединен с АБ 2, с БП 3 иБП 4, с, БР б, с БС 5, с БСч 7, сБП 8. Выходы БП 3 и БП 4 соединеныс АБ 2, выходы которого подключенык БР б, к БП 8, выходы БР б соединены с БС 5, выходы БСч 7 подключены к БП 3, БП 4, БП 8 и БУ 1, БП 8соединен с БП 3 и БС 5,БУ 1 предназначен для выработки.сигналов управления и тактирующихимпульсов, в качестве его можетисподьзоваться микропрограммный автомат с плавающим. тактом.БП 3 и БП 4 предназначены для хранения коэффициентов и показателейстепеней первой и второй функций нескольких переменных, В качестве их можно использовать блоки памяти с последовательным доступом. Арифметическийблок предназначен для умножения и.сложения коэффициентов и сложениястепеней,...

Номер патента: 743180

Опубликовано: 25.06.1980

Авторы: Касич, Штейнберг, Якупов

МПК: H03K 5/01

Метки: коэффициентом, переменным, умножения, умножитель, частоты

...входамэлелента 27 ИЛИ, выход которой соединен с выходом импульсного сумматора 1.Устройство может работать в двухрежимах: в режиме понижения частотыимпульсов с коэффициентом передачиКп 4 1 и заданным отношением двух фчисел Я и 1; в режиме частоты повторения импульсов с коэффициентом передачи Км,) 1 и заданным также отношением чисел Я и Р.В режиме понижения частоты импульсов устройство работает следующимобразом.На шине 13 управления устанавливается разрешающий сигнал, а на шине14 управления - запрещающий, в результате чего импульсный сумматор 1 устанавливается в режиме вычитания, регистр 7 памяти устанавливается внулевое состояние;вентилиблока 8вентилей отпираются, При подаче кодачисла Р на шины 20 кода управления, 743180код числа Р...

Номер патента: 744563

Опубликовано: 30.06.1980

Автор: Фет

МПК: G06F 7/39

Метки: умножения

...которым сок выходам элементов И. ответствуют единичные сигналы на одНа чертеже приведена функциональная схема устройства для умножения.Работа устройства основана наУстРойство содержит а-разрядныйследующих соображениях (дост ат очнорегистР 1 множимого, щ-разрядный о РассмотРеть случай, когда щ - четное),регистр 2 множителя многовходовыйЕсли количество единиц в кодеиодноразрядный (по едовательный д множителя ( меньше или равно .ф товыПолняется обычное умножение прямых(щ+1) -ый разряд 4 регистра множи кодов сомножителей (А к В) Если жеэлемент 5 НЕ, элементы б 7 и 8 И7 в , то вместо этого множимое АЭлемент 9 ИЛИ, преобразователь 10умножается на условныймножитель1прямого кода в обратный преобр з в В, так как при этом получатель 11...

Номер патента: 744570

Опубликовано: 30.06.1980

Авторы: Беляев, Корниенко, Ткаченко

МПК: G06F 7/52

Метки: три, умножения

...входам триггеров 1 и 2, управляющуюшину 9 для формирования результатаумножения. Выход триггера 1 соединенсо вхоДом элемента нераннозначности3 и с входом аналогичного элемента( - 1)-го разряда (на чертеже непоказан) .Выход триггера 2 соедийен со входом элемента нераннозначности 4 и сдругим входом элемента йеравнозначности 3. Другой вход элемента неравнозначности 4 соединен с выходом триггера (1 + 2) -го разряда. Выходы элементов нераннозндчности 3 и 4 соедийены с прямыми входами элементовзапрета 5 и 6 соответственно. Выходэлемента запрета б соединен с запрещающим входом элемента запрета 5 и с.первым входом элемента И 1-го разряда.35Выход элемента запрета (1 + 2)-горазряда (на чертеже на показан) соединенс эапрещаюшйм входом элемента...

Номер патента: 744625

Опубликовано: 30.06.1980

Авторы: Волынский, Рачин, Смирнов

МПК: G06G 7/161

Метки: время-импульсное, умножения

...к концу первого тактац. =-е 11.- 1Т, Р В начале второго такта, состоящего из и циклов, вход интегратора 2 через замкнутый третий ключ 8 подключается к выходу блока 4 запоминания 40 и выходное йапряжение последнего в течение интервала 1, интегрируется интегратором 2 с носледующим.запоминанием в блоке 3 запоминания (надиаграмме 13 и 14) в течение остав шейся части первого цикла данного такта, длительность которой Т выбрана равной нбминальной постоянной времени интегрирования и задается хроннэатором, Вход блока 2 через замкнутый второй ключ 7 подлкючен к выходу блока 3 (на диаграмме изменение выходного напряжения блока 2 в течение этого интервала обозначено 15).По окончании данного цикла второй ключ 7 размыкается и значение выходного...

Номер патента: 744905

Опубликовано: 30.06.1980

Авторы: Дмитриев, Жукоборский, Лихтциндер

МПК: H03B 19/00

Метки: импульсов, прямоугольных, следования, умножения, частоты

...к числу п, а полученное напряжение подвергают двухполупериодному выпрямлению, причем операции смещения и выпрямления повторяют(п) раз,Способ умножения частоты следованияпрямоугольных импульсов иллюстрируетсявременными диаграммами напряжений, показанными на фиг. 1, на фиг, 2, 3, 4 -временные диаграммы напряжений для конкретных ю = 2 , 3, 5.Входное напряжение Опреобразуетсяв напряжение Цтреугольной формы, зав последовательном осуществлении операций формирования напряжения треугольной формы, смещения этого напряжения на постоянный уровень, усиления и дифференцирования, о т л и ч а ю щ и й с я тем, что, с целью обеспечения частотно-независимого умножения частоты в произвольное целое г число раз, смещение напряжения треугольной формы осу...

Номер патента: 748409

Опубликовано: 15.07.1980

Авторы: Павленко, Петущак

МПК: G06F 7/39

Метки: двоичнодесятичных, умножения, чисел

...блока 1 уд воения множимого через блок сдвига на сумматор частичных произведений со сдвигом на один десятичный разряд влево. В результате последующего анализа тетрвд множителя обнаруживаются единицы . в 25 третьей и пятой тетрадах и множимое передается на сумматор частичных произведений со сдвигом соответственно на два и четыре десятичных разряда влево. После нахождения всех тетрад множителя, со держащих единицы в разряде 2, БООЦо дает разрешение на проведение второго цикла умножения. В начале второго цикла по сигналу 35 БООЦ 5 осуществляется удвоение содержимого блока 1 удвоения множимого. Удвоение осуществляется сдвигом кода множимого на один двоичный разряд влево и последующей коррекцией полученного при 40 сдвиге числа, Коррекция...

Номер патента: 748411

Опубликовано: 15.07.1980

Авторы: Волковыский, Попов

МПК: G06F 7/39

Метки: двоичных, умножения, чисел

...+ВС.Данное устройство позволяет существенно сократить время выполнения,1 многократных умножений по сравнению с прототипом. 50 О О О О О О 1 1 1 3 74841Целью изобретения является повышение быстродействия устройства при выполнении многократных умножений.Для достижения этой цели в устройство введены дополнительный регистр множите 5 ля и преобразователь кодов, причем выходы старших разрядов регистра множителл 3 и дополнительного регистра множителя соединены со входами преобразователя кодов, выход преобразователя кодов соединен с 10 управляющим входом блока формирования частичных произведений, входы регистра множителя и дополнительного регистра множителя соединены с выходами регистров поразрядных сумм и поразрядных переносов...

Номер патента: 748412

Опубликовано: 15.07.1980

Авторы: Волковыский, Попов, Совкова

МПК: G06F 7/39

Метки: двоичных, умножения, чисел

...разрядов множителя. Висходном состоянии в регистре 1 записаномножимое, в регистрах 6 и 7 две компененты (двухрядный код) множителя, регистры 4 и 5 - в нулевом состоянии. Младшие разряды двухрядного кода множителяподаются с регистров 6 и 7 на входысумматора 8, где производится их суммирование,Сумма с выкода сумматора 8 поступает на управляющий вход блока формирования частичных произведений 2, а переносиз старшего разряда сумматора 8 поступает на узел задержки 9, где задерживается на один такт и добавляется к млЖшему разряду сумматора 8, Блок формирования частичных произведений 2 формирует частичные произведения, равные нулю,множимому 5, удвоенному множимомуили инверсному коду множимого (последние два значения возможны только...

Номер патента: 748437

Опубликовано: 15.07.1980

Автор: Линецкий

МПК: G06G 7/16

Метки: двух, сигналов, умножения

...периодический сигнал. По рассматриваемому способу для получения выходного сигнала в виде частоты потребовались бы дополнительныепреобразования.Целью изобретения является повышение точности путем получения не-прерывногопотока измеряемых интервалов времени.Цель достигается тем, что в способе умножения двух сигналов, основанном на интегрировании первогосомножителя, представленного в виде " "йапряжения,в течение интервала времени, пропорционального второму сомножителю, на разряде интеграторас помощью эталонного сигнала, представленного постоянным напряжением,полярность которого противоположнаполярности проинтегрированного сигнала, и на измерении интервала вре" мени, начало которого совпадает сокончанием интегрирования сигнала,а...

Номер патента: 748733

Опубликовано: 15.07.1980

Автор: Березовский

МПК: H02M 7/10

Метки: умножения

...вывода 1 через вентиль 7, конденсатор б к выводу 2; от вывода 4 черезвентиль 13, выводы 2 и 1, вентили ЗО 7 и 9, параллельную пару.из нагрузки10 и концансатора 11, конденсатор 5к выводу 3. Первый контурный токпоцзаряжает конденсатор б до напряжения, близкого к Цп а второй заряЗ 5 жает конденсатор 11 в прямом направлении и создает на конденсаторе 5обратный заряд. Как только во второйчасти полупериода напряжение между.выводами 4 и 3 становится меньше обратного напряжения на конденсаторе 5то появляется дополнительный контурный ток, разряжающий конденсатор 5на обмотКУ с выводами 4 и 3. Благодаря этому к концу первого полупериодаобратный заряд на конденсаторе 5практически исчезает.Во второй полупериод, когда потенциалы на выводах 2 и 3...

Номер патента: 750487

Опубликовано: 23.07.1980

Автор: Скрипицина

МПК: G06F 7/52

Метки: множителя, разрядов, умножения

...множителя, выходы т 1 разрядов которого соединены со входами блока 4 Р управления, с блоков произведения мнажимого на константы (2 ря+1) (гдеа -гпО 1 ь (г" ", 2, К 3, Е - О -К, рт 0,1, , Ч, -1, причем выходы-го блока произведения мнякимогоф 5 Источники информации принятые во внимание при экспертизе 1. Авторское свидетельство СССР М 255648, кли 6 06 Г 7/54 1968 и 2. Заявка М 2495731/18-24 кл. б 06. Г 7/39 1977, 5 750487 ьна константу (2 +1), (где 10-2"1-1) соединен с информацношььшвходами блоков выдачи в сумматор произведения множимого на константу со сдвигом на 2 разрядов влево и без сдвига,выходы которых соединены со входамисумматора, о т л и ч а ю щ е е с ятем, что с целью расширения областиприменения путем выполнения...

Номер патента: 752683

Опубликовано: 30.07.1980

Авторы: Зайцев, Макаров, Терентьев

МПК: H02M 7/10

Метки: умножения

...1 питания; три зарядные 4 О цепи, содержащие накопительные конденсаторы 2, 3, 4, .полупроводниковые зарядные диоды 5, 6, 7, 8, 9, 10. и тиристоры 11, 12 и 13 в качестве ключевых элем ентов. 45Нагрузка 14 подключена одним выводом к обкладке конденсатора 2., а другимк катоду тиристора 13. Катоды зарядных диодов 5 - 7 подключены соответственно к анодам тиристоров 11 - 13 и вторым обкладкам конценсаторов 2 - 4; катоды зарядных диодов 8 и 9 подключены соответственно к управляющим электродам тиристоров 11 и 12, Катодзарядного диода 10 соединен с отрицательным по .люсом источника 1, анод диода 7 подключен к положительному полюсу етого иоточника. Диоды 5 - 7 включены последовательно, как и диоды 8 - 10, причем 83 4катод диода 8 соединен...

Номер патента: 763897

Опубликовано: 15.09.1980

Авторы: Лысиков, Шостак

МПК: G06F 7/52

Метки: умножения

...5.В данном устройстве регистр множимого 1 может быть реализован най 5-триггерах, регистр множителя2 - на О-триггерах, накапливающий 35 сумматор 3 - на О- либо 1 К-триггерах с блоком ускоренного образования разрядных переносов, блок управления 4 - в виде управляющего автомата. Узел умножения 5 выполненв виде логического шифратора М-разрядных кодов сомножителей в 2 к-разрядный код их произведения, синтезкоторого может быть проведен хорошо известными методами с использованием таблицы истинности. Ниже при ведены фрагменты таблицы истинности для узла 1-разрядного умножения5, причем для определенности принято, что =4. В таблице разрядымножимого, поступающие по шине 8, 0 обозначены как в 4, ез, щ, в 1, разряды множителя, поступающие по...

Номер патента: 767761

Опубликовано: 30.09.1980

Авторы: Волковыский, Попов

МПК: G06F 7/52

Метки: умножения

...регистров 8 и 9 соединены с первым и вторым .входами кодопреобраэователя 10, а высоды следующей пары - с первым и вто000 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 . 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 О 0 1 1 0 0 0 . 0 11 0 0 0 0 0 О 0 10 0 0 0 О О 0 0 5 7677 рым входами кодопреобразователя 11.Первые выходы кодопреобразователей 10, 11 соединены с управляющими входами узлов 3 и .2 соответственно, второй выход коцопреобразователя 10 - с третьим входом кодопреобраэователя 1 1 второй выход которого через узел 1.2 задержки подключен к третьему входу кодопреобраэователя 10.функционирование кодопреобразова телей описывается таблицей, где О (1,61 6С 2 М, ОЪ 1 Ь 4 С 34 (Ь 4) - значениЯ первого (справа), второго, третьего и...

Номер патента: 767779

Опубликовано: 30.09.1980

Автор: Косолапов

МПК: G06G 7/16

Метки: умножения

...к управляемым входам дискретно-изменяемых резисторов.На чертеже приведена структурная схема устройства.Преобразователь содержит амплитудный анализатор 1; источник 2 опорного напряжения, дискретно-изменяемые резисторы 3 и 4, сум. маторы 5 и 6, узкодиапазонный блок 7 умножения, входные 8 и 9 и выходную 10 клеммы.Пуинцип действия предложенного устройства следующий.Входной сигналму 8, вызывает поветствующих сигна ычислижет быт вах для ко ело ения - повыш источ Изобретение относится к области в тельной и измерительной техники, мо ь применено в измерительных устройст измерения мощности, расхода газа, в рр метрах.Известно устройство для умножения, содержащее реверсивные счетчики, цифроаналоговые преобразователи, нуль. органы, переключатели...

Номер патента: 769539

Опубликовано: 07.10.1980

Авторы: Лысиков, Шостак

МПК: G06F 7/52

Метки: умножения

...2 и сумматора 3 (цепи сдвига на К разрядов в регистре множителя 2 и сумматоре 3 на чертеже не показаны), Одноразрядные узлы умножения 5 формируют произведения 2"-ичных цифр множимого на очередную 2"-ичную цифру множителя, Разрядность такого произведения - 2" двоичных разряда. Выходы одноразрядных узлов умножения 5 подключены ко входам сумматора 3.Регистры множимого и множителя 1 и 2 могут быть построены по известным схемам с использованием двухтактных 0-триггеров, сумматор 3 - на базе УК-триггеров со схемой образования параллельных переносов. Одноразрядные узлы умножения 5 реализованы в виде логических шифраторов Й-разрядных двоичных кодов сомножителей в 2. К-разрядный двоичный код их произведения. В определенных случаях может...

Номер патента: 769540

Опубликовано: 07.10.1980

Авторы: Лысиков, Шостак

МПК: G06F 7/52

Метки: умножения

...д, одноразрядные умножители 4, двухразрядные сумматоры 5, буферные регистры б, управляющие входы устройства 7, выход 8 первого разряда регистра множителя 2, выходы 9 разрядов регистра множимого 1. Совокупность каждого одноразрядного умножителя 4 и соответствующего двухразрядного сумматора 5 может быть представлена в виде постоянного запоми З нающего блока 10,Ниже приведены некоторые фрагментытаблицы истинности для постоянного запоминающего блока 10, причем для определенности принято, что й = 4, а используемая система счисления - двоичная, В таблице разряды множимого, поступающего по ,шине 9, обозначены;как т, тз, т т разряды множителя, поступающие по шине 8, обозначены п 4, и п пь разряды слагаемого, поступающие с .выхода буферного...

Номер патента: 769541

Опубликовано: 07.10.1980

Авторы: Адамия, Асатиани, Кублашвили, Мирианашвили, Смородинова, Чачанидзе

МПК: G06F 7/52

Метки: двоичных, кодов, п-разрядных, последовательных, умножения

...И 20; логические уровни 72, 73 соответственно на выходах сумматоров 16 и 21; логические уровни 74 на выходе элемента И 23; логические уровни 75,на выходе с, мматора 22; логические уровни 76 на единичном выходе Й 5-триггера 25; логические уровни 77,на шине 26 произведения.Устройсвзо работает следующим образом. Подача множимого по шине 5 и множителя по шине 11 на устройство для умножения последовательных и-разрядных двоичных кодов осуществляется с К (и+1)+1 такта по (К+1) (и+1) - 1-й такт, где К=0,1,2 К, а каждый (К+1) (и+1)-й такт является промежуточным между подачами пар множимого и множителя (см. эпюры 29 и 30 на фиг. 2). Снятие произведения с шины 26 осуществляется с К(п+ + 1) + л такта по (К+ 2) (и+ 1) - 3-й такт, а каждый (К+1)...

Номер патента: 769720

Опубликовано: 07.10.1980

Авторы: Барычев, Винштейн, Шубин

МПК: H03K 5/01

Метки: импульсов, периодических, следования, умножения, частоты

...элементов И 11 поразрядно соединены с единичными входами счетчика 13 счетный вход которого соединен с шиной 14 опорной частоты и с счетным входом делителя 6, управляющий вход которого подключен к выходу элемента И 4, второй вход которого соединен с шиной 15 частоты адаптивного сдвига,Устройство работает следующим образом.Импульсы (входной) умножаемой частоты 2/ поступают на вход формирователя 1, а с выхода формирователя - на вход тригера 3, с одного выхода которого импульс с длительностью 1/гумн поступает на элемент И 4, на второй вход которого поступает сигнал с частотой адаптивного сдвига ,. На выходе элемента И 4 за один период количество импульсов определяется выражением Ф,=гумн ИмпУльсы опоРной частоты 1 он постУпают на вход...