Патенты с меткой «умножения»

Номер патента: 964632

Опубликовано: 07.10.1982

Авторы: Лукашевич, Остафин, Романкевич, Яначков

МПК: G06F 7/52

Метки: двух, разрядных, умножения, чисел

...операндов устройства, вход 12 синхронизации устройства, разрядные выходырегистра 1 множимого соединены соответственно с первыми входами цементов И 3,выходы которых соединены соответственно с входами сумматора 6, входы сйнхро-ниэации регистров 4 и 5 соединены с входами 10 и 11 сброса устройства; выходсумматора 6 соединен с информационнымвходом регистра 5, выход младшего разряда которого соединен с информационным35,входом регистра 2 множителя, выходмладшего разряда которого соединен с информационным входом регистра 4, разрядныевыходы которого соединены соответствен.40но с вторыми входами элементов И 3,входы синхронизации регистров 4 и 5соединены с входом синхронизации регистра 2 множителя.Устройство работает следующим об 45разом.Регистры...

Номер патента: 968808

Опубликовано: 23.10.1982

Авторы: Королев, Краснобаев

МПК: G06F 7/49

Метки: модульного, умножения

...только 0,25 части таблицы (для Р = 11 приведена табл, 1). 45Операция модульного умножения выполняется в коде табличного умножения, представленного в табл. 2.. Алгоритм получения результата опера ции определяется следующим соотношением: если два числа Хи у заданы по основанию Р; в коде табличного умножения= ( ,у. ) Ч.= (7 у, 1 ) то для того, чтобы получить произведение 55 этих чисел по модулю Р достаточнополучить произведение ХУ (ДОВР) в коде табличного умножения и инвертировать его индекс у в случае, если х отлично фу, где:О,ЕСли ОХ (.Р)/2,Т= ,ЕСЛИ(Р+1)И-Хср.На чертеже представлена блох-схемаустройства,Устройство содержит входные регистры 1, дешифраторы 2, группы элементовИЛИ 3, первый, второй, третий и четвертый элементы ИЛИ 4...

Номер патента: 968820

Опубликовано: 23.10.1982

Авторы: Асланян, Козьмов, Оганесян

МПК: G06G 5/00

Метки: коэффициент, пневматическое, постоянный, умножения

...(1).р 1Таким образом, предлагаемое уст,ройство позволяет при полном исполь,зовании регулировочных возможностей 3 9 б 88Цель изобретения - упрощение на"стройки устройства.Эта цель достигается тем, чтовторая плюсовая камера элементасравнения соединена с входным каналом, а вторая минусовая камера - свыходным каналом,.На чертеже представлена схемапневматического устройства умножения на постоянный коэффициент.Устройство содержит дроссельнцйделитель 1, состоящий из нерегулируемого и регулируемого дросселей,.и элемент 2 сравнения. Входной каналустройства Рсоединен с первымвходом дроссельного делителя 1 и,второй плюсовой камерой элемента2 сравнения. Канал опорного давленияРо соединен с вторым входом дроссельного делителя, выход которого...

Номер патента: 972502

Опубликовано: 07.11.1982

Авторы: Зайкова, Катков, Маркелова, Романцов

МПК: G06F 7/52

Метки: матричное, умножения

...ячеек 1 последующей строки тех же столбцов матрицы, третьи входы вычислительных ячеек 1первой строки матрицы являются входами 4 устройства, третьи выходы вычислительных ячеек 1 последней строки матрицы являются выходами 5 устройства, четвертые выходы вычислитеяьных ячеек 1 каждой строки матрицы соединены с четвертыми входами предыду щих вычислительных ячеек 1 той же строки матрицы, четвертые выходы вычислительных ячеек 1 первого столбца каждой строки матрицы соединены с четвертыми входами вычислительных ячеек 1 последнего столбца тех жестрок матрицы.Первый и ВторОЙ Входы Вычислитель ной ячейки 1 соединены соответственно с первым и вторым входами элемента И 7, выход которого соединен с первым из входоводноразрядного сумматора б,...

Номер патента: 974369

Опубликовано: 15.11.1982

Авторы: Лебедев, Пикулин, Попов, Попова

МПК: G06F 7/52

Метки: умножения

...второй его вход соединенс первым управляющим входом устройства,вторые входы нечетных элементов И подключены к выходу второго управляемогоэлемента И, первый вход которого соединен со вторым управляющим входом устИройства, содержит связь второго входавторого управляемого элемента И с младшим разрядом регистра множителя.На фнг, 1 изображена схеме устройстЮва для умножения; на фиг, 2 - схема.накапливающего сумматора,Устройство содержит накапливающийсумматор 1, ко вхрдам разрядов 2 которого подключены выходы нечетных и четных элеменгов И 3 и 4, регистр множиЙмого 5, первый и второй управляемые.,управляющие., входы устройства 9 и 10,тактовые шины устройства 11, 12 и 13,счетные триггеры 14, узлы запоминания ффпереноса 15.Усгройсгво работает...

Номер патента: 974370

Опубликовано: 15.11.1982

Автор: Карцев

МПК: G06F 7/52

Метки: умножения

...матрицы 17 представлена на фиг. 7 для примера для р=10. 70. бБлок 5 представляет собой многоуровневую схему (см. Фиг. 8), включающуюматрицы 18 и 19 двухвходовых элементов И, а также матрицы 20-22 многЬвходоеых элементов И. функциональные схемы матриц 18-22 представлены на фиг. 91. При этом матрицы 20-22 выполненыгля примера на диодных сборках.Блок 6 представляет собой многоуровневую схему (см. Фиг. 12), включающую матрицы 23-27 двухвходовых элементов И, причем входы 1 и 2 матриц 23подключены к входным шинам группы 1входов блока 6. Один из входов матрицы 24 подключен к входной шине группыили группы 2 входов блока 6, адругой - к выходам матрицы 23. Входыматрицы 25 - к выходам соответствующих матриц 23. Входы матрицы 26 - квыходам...

Номер патента: 974522

Опубликовано: 15.11.1982

Авторы: Алимпиев, Кузин, Шеронин

МПК: H02M 5/16

Метки: переменного, статический, умножения, ферродиодного, ферромагнитный, частоты

...обмоток И многообмоточныхтрансформаторов, соединяемых в "треугольник и "звезду. В результатетакого соединения к одной группевходных обмоток И прикладывается напряжение О э 1 п м а к другой группе - О соэ и)с,На фиг, 1 для простоты представлена электрическая схема одной фазырассматриваемого преобразователячастоты, учитывая что все его фазысимметричны.Многообмоточные трансформаторыобъединены попарно за счет последовательного соединения их входных обмоток Ы, Обмотки намагничивания (управления) Иобеспечивают поочередное насыщение сердечников.974522 6 формула изобретения Однако для достижения насыщения сердечников достаточно одного импульса постоянного тока в течение этого времени.При этом амплитуда импульса не 3 превышает амплитуду...

Номер патента: 976440

Опубликовано: 23.11.1982

Авторы: Королев, Краснобаев

МПК: G06F 7/49

Метки: модулю, умножения, чисел

...числа Х и У заданы по основанию Р в виде табличного умножения х=( 31 х), у=(я ,у ), то для того, чтобы получить произведение этих чисел по модулю Р, достаточно получить произведение ху(пад Р) в коде табличного умножения и инвертировать его индекс в случае, если "Х отлично от Ь Р;-)0 если 0",ЗХ 1 если Р+" сх Р2При реализации операции модульного умножения возможны два основных способа введения знака:- представление чисел в искусственной Форме, т. е. А =А+Р/2- введение знака в явном виде, т.е,.сопровождать число А признакомЯего знака з 1 дп А.Условимся, что, если А Ъ О, то Я А= =О, а если А О, то Я.А=1. В первом способе диапазон ГО, Р) представимых чисел А уменьшается в два раза, так Ркак числа, лежащие в интервале 0, - -1), обозначают...

Номер патента: 981990

Опубликовано: 15.12.1982

Авторы: Королев, Краснобаев

МПК: G06F 7/49

Метки: модулю, умножения, чисел

...ЗФйрисваиваемые схемам совпадения ИЭ.и размещение входных шин коммутатора:представляются табл. 5.Таблица 5 а блиц реализующего опе Зфожения, представ 6)Матрица коммутатрапию модульногодена втабл, 2 (Р абли Известно, что (АВ) =АВ В табл. 6 указан аз Р -6 (Р - 3). акие пары чисел Т а б. анализомчае табл.нимают в О, Р и Рможно не так как умножение ет ноль, н в этом сл ет выполнена быстрее операндов А и В. В Ж 1 и 2 преобраз ид (табл. % 3 и 4). ве ен ае простым .этом слууются и прн-.тов И в четвертой группе ству двоичных разрядов .в Сумматор 27 осуществляет по модулю Р операнда вых ра 25 и значения Р, пред двоичным кодом. суллмированидиого региставленных 981990 8 равно количе" записи числа Р,ДЫ возм ых различных пкак 5= Ср2Рэлемен мен 25...

Номер патента: 981991

Опубликовано: 15.12.1982

Авторы: Королев, Краснобаев

МПК: G06F 7/49

Метки: модулю, умножения

...этих чисел по модулю достаточно получить произведение О й (аоЙР) в коде табличного умножения и инвертировать его индексв слу чае, если с отлично отр, где0, еслиМ Р+11, если - - с аР 5если оресли60В прототипе в качестве коммутатора, определяющего результат операции модульного умножения, используется не единая таблица, а и более мелких таблиц, реализующих ответы по каждому 65 из и разрядов коммутатора, где иколичество двоичных разрядов в записи операндов А и В, т.е. и1 одР.Результат операции представляетсядвоичным кодом.Основная идея изобретения состоитв том, что быстродействие выполнения операции умножения повышаетсяпутем исключения операции записи ввыходной-регистр и считывания результата операции сумматора по модулю Р.На чертеже...

Номер патента: 981996

Опубликовано: 15.12.1982

Автор: Нежевенко

МПК: G06F 7/52

Метки: двоичных, умножения, чисел

....двоич- ченные кодй поступают на входы эленых чисел. Берут два флфф-разрядных мента сравнения 29, где определяются двоичных числа и выбирают в качестве . какой из кодов меньше, т.е. какой множителя число с наименьшим количе- из сомножителей будет выбран как мноством единиц или нулей. житель и какой алгоритм будет приме.Если количество единиц в множителе нен. С выхода элемента ИЛИ 31 снима- больше количества нулей, то для пО- ется сигнал преобладания количества лучения произведения берут прямойединиц над количеством нулей в мнокод множимаво, справа от которого , жителе. С прямого выхода 35 элемента приписывается столько нулей, сколькоИЛИ 30 снимается сигнал использоваразрядов содержит множитель, Из полу- ф ния первого сомножителя как...

Номер патента: 982001

Опубликовано: 15.12.1982

Авторы: Москвитин, Смахтин, Соловов, Соловова, Стрепетов, Титов

МПК: G06F 7/68

Метки: умножения, частоты

...задержки 9 соединенс входом установки в ноль первогосчетчика 4, выходы блока переноса13 соответственно соединены с установочными входами второго счетчика 7,разрядные выходы которого соответственно соединены с установочнымивходами второго управляемого делителя б частоты и с входами второйгруппы схемы сравнения 12, выходсхемы сравнения 12 соединен со вто . рым входом элемента И 11, выход кото, рого соединен со счетным входом второго счетчика 7, выход второго управляемого делителя б частоты соединен с выходной шиной 8 устройства.20 Устройство для умножения частотыработает следующим образом.Импульсы от генератора 2 тактовых импульсов (фиг.2 Д ) поступаютна вход первого управляемого делите ля 3 частоты, коэффициент делениякоторого равен....

Номер патента: 985783

Опубликовано: 30.12.1982

Авторы: Лопато, Шостак

МПК: G06F 7/52

Метки: п-разрядных, умножения, чисел

...13,а третьи входы объединены и соединеныс шиной 14 синхронизации устройствапрямые выходы буферного регистра 12соответственно соединены с первыми вхо+дами элементов ИЛИ 9 второго блока 8элементов ИЛИ 9, вторые входы которых соответственно соединены с инвероными Выходами регистра 2 множителя,а выходы соответственно соединены свходами комбинационного сумматора 13,шина 14 синхронизации устройства соединена с входом разрешения записи буферного регистра 12 и с управляющимВходом накапливающего сумматора 3,управляющий вход 15 устройства соедин+0001=0000 и возникает перенос Ср 1, Но так как С ф 1 то на вЫходе 16 устройства присутствует сигнал, который означает окончание операции умножения чисел. Таким образом,в рассмотренном примере умножение...

Номер патента: 987619

Опубликовано: 07.01.1983

Автор: Соколов

МПК: G06F 7/52

Метки: умножения

...инФормационными входамиформирователя 11 импульсов;опросаВыходы элемента И 22 и элемента ИЛИ,23 формирователя 11 импульсов опроса,являющиеся соответственно первыми и1 О вторыми выходами Формирователя 11 импульсон опроса, соединены соответст-.венно с вторыми входами дополнитель-,ных элементов И 10 группы и управляю"щим входом накапливающего сумматора15 7.Блок 9 приоритета (см. Фиг.4) содержит (К) элементов И 24 и (К) .. элементов НЕ 25. При этом одни входь 1элементов И 24 соединены через эле-,20 менты НЕ 25 со всеми выходамимладших разрядов регистра 1 первогочисла, а другие входы. элементов И 24соединены соответственно с выходамиостальных разрядов регистра 1 перво 25 го числа; Выходы элементов И 24 связаны с управляющими входами...

Номер патента: 991414

Опубликовано: 23.01.1983

Автор: Телековец

МПК: G06F 7/49

Метки: умножения

...и второйсумматоры 5 и б результата,первый ивторой регистры 7 и 8 результата, сум.матор 9 в избыточной двоичной системе счисления,Шины 10 и 11 множителя устройстнасоединены с входами соответственнопервого и второго регистров 1 и 2множителя, шины 12 и 13 множителяустройства соединены соотнетственнос первыми и третьими входами группэлементов 2 ИИЛИ 3 и 4, вторые ичетвертые входы которых подключенык выходам первого и второго регистров 1 и 2 множителя, выходы первогои второго элементов 2 ИИЛИ 3 и 4соединены с вторыми входами соответственно первого и второго сумматоров5 и б результата, первые входы которых подключены к выходам соответственно первого и второго регистров 7и 8 результата, выходы переноса сумматоров 5 и б результата...

Номер патента: 991416

Опубликовано: 23.01.1983

Авторы: Глушко, Зелтиньш, Осинский, Тимофеев

МПК: G06F 7/52

Метки: умножения

...импульсов синхронизации на фиг. 4 - схема коммутатора,на фиг. 5 - схема блока одноразрядного умножения.Устройство содержит блок 1 формирования импульсов синхронизации,блоки 2 одноразрядного умножения,коммутаторы 3, входные шины 4 и 5первого и второго операндов. Блок 1содержит триггеры 6, образующие кольцевой распределитель 7, элементыИЛИ 8, триггеры 9 и 10, Коммутатор3 содержит элемент НЕ 11, элементыИ 12. Блок 2 содержит сумматор 13,триггеры 14, элементы И 15, элементы 16 задержки,Устройство работает следующим образом.На шины 4 и 5 последовательнымкОдом из и двоичных разрядов посту-пают первые два сомножителяаль аитаои В = ( Ьи , Ьи, , Ь(см. также временную диаграмму сигналов нафиг, 2 для случая и = 4). В первомтакте работы по сигналу...

Номер патента: 991418

Опубликовано: 23.01.1983

Автор: Крылов

МПК: G06F 7/52

Метки: n-разрядных, двух, умножения, чисел

...анализа, После записи операндов в регистрах 19 и 20 блока анализа формируется код, у которого все единицы располагаются рядом, начиная со старшего разряда, следующим образом.Если 1+1-и разряд регистра 19 (20) ( 3 = 1, 2.и) находится в нулевом состоянии, а 1-й разряд регистра - в единичном состоянии, то -й элемент И блока 21 (22) открыт и единичный сигнал с его выхода уста-, навливает +1-й разряд регистра в единичное, а 1-й разряд этого регист. ра в нулевое состояние. Таким образом, устанавливается такое состояние регистров 19 и 20, при котором все единицы кода операндов находятся в старших разрядах, а нули кода - в,младших разрядах. Из двух чисел, записанных в регистрах 19 и 20, большее то, у которого большее количест 19 и 20 поступают...

Номер патента: 993255

Опубликовано: 30.01.1983

Авторы: Лопато, Шостак

МПК: G06F 7/52

Метки: разрядных, умножения, чисел

...1 множимого соответственно соединены с первой группой входов матрицы 4 .элементов И 5, выходы (2, , 2 п)-го разрядов которой соединены с соответствующими входами элементов ИЛИ 7 блока б элементов ИЛИ, выходы элементов ИЛИ 7 которого соответственно соединены с (2. . . 2 п)-ми входными разрядами накапливающего сумматора 3, первый и (2 п)-й разрядные входы на" капливающего сумматора 3 соответственно соединены с первым и и -м выходами матрицы 4 элементов И 5, вторая группа входов которой соответственно соединена с выходами элементов И 9 блока 8 элементов И и с входами установки в ноль и разрядов регистра 2 множителя, первые вхоцы элементов И 9 блока 8 элементов И соответственно соединены с прямыми выходами регистра 2 множителя инверсные...

Номер патента: 997031

Опубликовано: 15.02.1983

Авторы: Баранов, Захарчук, Кремез, Лачугин, Роздобара

МПК: G06F 7/49

Метки: умножения

...блокиконтроля 8 и 9, В блоках контроля8 и 9 происходит контроль кодов множимого и множителя на нормальность,т,е, отсутствие единиц в двух соседних разрядах кода. Если это условиене выполняется, блоки контроля выдают сигнал ошйбки на выход 16 устройства.Если коды множимого и множителя,удовлетворяют условию нормальности,начинается процесс умножения. Двамладших разряда множителя йоотупаютв .блок 6 таблицы умножения. Возможны три значения пары млаФайх разрядов множителя:00 - множимое не поступает насумматор 7; 01 - множимое поступаетв сумматор 7 через группы элементовИ 3-5 без сдвига; 10 -множимое по"ступает в сумматор 7 через группыэлементов И 3-5 со сдвигом на 1 разряд влево,В сумматоре 7 происходит сложениепоступившего кода множимого...

Номер патента: 997039

Опубликовано: 15.02.1983

Авторы: Васильев, Широков

МПК: G06F 17/10

Метки: конечными, многочлена, модулю, неприводимого, полиномов, полями, умножения

...выход генератора импульсов,выходы элементов памяти блока умножения на х по модулю неприводимого многочлена И(х) подключены х первым входам элементов И соответственно, вторыевходы которых подключены к выходамдешифратора, входы которого подключены к выходам элементов памяти блокаделения на х по модулю неприводимогомногочлена И(х), выходы элементов Исоединены с группой выходов устройства соответственно.оНа фиг.1 представлена структурнаясхема устройства для умножения над 4 О конечными полями ОГ(2 ф 1) по модулю неприводимого многочлена; на фиг.2схема блока умножения на х по модулюнеприводимого многочлена М(х); нафиг.3 - схема блока деления на х по 45 модулю неприводимого многочлена и(х).Устройство содержит блок 1 деленияна х по...

Номер патента: 999043

Опубликовано: 23.02.1983

Авторы: Телековец, Чиж

МПК: G06F 7/49

Метки: умножения

...с выходами . (и) младших разрядов регистра 10результата, входы которого соответственно соединены с информационнымивыходами комбинационного сумматора 5выход переноса которого соединенс первым информационным входом коммутатора 9, выход старшего разряда регистра 10 результата соединен совторым информационным входом коммутатора 9, управляющий вход которого соединен с выходом блока 8 анализа знаков, а выходы соответственно соединены с входами сумматора 11 в избыточной двоичной системе счисления, выходы 12 и 13 которого являются выходами устройства.Устройство для умножения работает следующим образом.В начале цикла умножения регистр 10 результата устанавливается в нулевое состояние, а в регистр 2 множителя с шины 1 множителя заносится,значение...

Номер патента: 999044

Опубликовано: 23.02.1983

Автор: Полин

МПК: G06F 7/52

Метки: матричное, умножения

...двоичных цисел,Устройство содержит сумматоры 1-3,элементы И 4-16.Сумматор 1 составляют одноразрядные сумматоры 17-20,сумматор 2 составляют одноразрядные сумматоры 2 и 23,сумматор 3 составляют одноразрядныесумматоры 24 и 25. На входы 26-29подается значение первого операнда,на входы 30-33 - значение второгооперанда. С выходов 34-38 снимаетсязначение результата произведения ).Выходы элементов И 4-7 предназначенных для образования первого частичного произведения, подключенык входам одноразрядных сумматоров17-20. Второе частичное произведениеобразуется элементами И 8-11, выходыкоторых подключены к входам сумматоров 17-19. Третье и четвертое укороченное частичное произведение образуется элементами И 12-4,15-16 соотвественно, выходы которых...

Номер патента: 999045

Опубликовано: 23.02.1983

Авторы: Жабин, Корнейчук, Селезнев, Тарасенко

МПК: G06F 7/52

Метки: умножения, чисел

...и выдачу фф .разрядов мантиссы произведения.Блок 5 умножения мантисс предназначен для перемножения мантисс сомножителей, поступающих поразрядно, начиная со старших Разрядов, на его входы. ффРегистр 10 управления представляет собой е -разрядный ( п -разрядность мантиссы) сдвигаюшей регистр. 4Блок 12 сравнения с минимальным порядком представляет собой схему. сравнения чисел, выполняющую сравнение вычисляемого значения порядка результата с величиной минимального порядка; при котором получаемый результат можно считать равным нулю.,Величина минимального порядка при и разрядах пои рядка равна -2 (один разряд порядка используется для представления его знака).Счетчик 16 нормализации - это триггер.- ный о -разрядный двоичный счетч 1 к, имеющий...

Номер патента: 1001086

Опубликовано: 28.02.1983

Авторы: Королев, Краснобаев

МПК: G06F 7/49

Метки: модулю, умножения

...2 3 1 + 4 15 1 1 В узлах, обозначенных знаком (+), результат операции лежит в диапазоне 16РВ предлагаемом устройстве значения результата операции, лежащих в диапаэонеР, инвертируется по модулю , т.е. в изобретении реа-, 2 ф лиэуется табл. 3.1 1 "1 1 13 4 5 евц ее еГсли в прототипе необходимо и1 л-коммутаторов, где 2 (Р 2, то дляпредлагаемого устройства необходи-мо п коммутаторов, где 2 2(для Р=11: и Ч, о=3). Таким образом, в предлагаемом изобретении, например, для Р=11, количество коммутаторов .равно и =3. Таблицы этих коммутаторов реализуют ответы по каждому иэ и разрядов результата операции модульного умножения. Выпишем такую таблицу для первого (младшего) разряда результата, отметив те квадраты, в которых результат имеет единицу по...

Номер патента: 1003077

Опубликовано: 07.03.1983

Авторы: Лопато, Шостак

МПК: G06F 7/52

Метки: разрядных, умножения, чисел

...удвоения содержимого накапливающего сумматора 3 производится путем З 5подачи соответствующего управляющегопотенциала на вход 14 запрета суммирования. Работа устройства начинается с 4 О момента прихода первого синхроимпульса на вход 12 синхронизации устройства. По этому синхроимпульсу фор-. мируется управляющий сигнал на выходе элемента И 9 а группы 8 элементов И (так как только С У 1), который 45 производит передачу соответствуниаимобразом сдвинутого множимого с выходов элементов И 5 второй строки матрицы 4 через группу 6 элементов ИЛИ 7 в накапливающий сумматор 3, 50 а также осуществляет установку восьмого разряда регистра 2 множителя в нуль с разрешения синхроимпульса поступающего на его синхровход с входа 12 синхронизации устройства,...

Номер патента: 1005035

Опубликовано: 15.03.1983

Автор: Телековец

МПК: G06F 7/49

Метки: умножения

...и второго блоков 6 и 7 элементов И, вторыевходы которых соединены соответственно с первым и вторым выходамиблока 5 анализа знака, третий входкоторого подключен к входу 8 знакамножителя устройства. Выходы первого и второго блоков 6 к 7 элементов Исоединены с вторыми входами соответственно первого и второго сумматоров9 и 10 результата, первые входы которых подключены к выходам соответственно первого и второго регистров11 и 12 результата, выходы переносасумматоров 9 и 10 результата соединены соответственно с первым и вторым входами сумматора 13 в избыточной двоичной системе счисления, третий и четвертый входы которого подключены к выходам старшего разрядасоответственно первого и второго регистров 11 и 12 результата, входыкоторых подключены...

Номер патента: 1005039

Опубликовано: 15.03.1983

Авторы: Абрамян, Шнеер

МПК: G06F 7/52

Метки: умножения

...с соответствующего коммутатора 2,проходит через блок 3 в прямом коде на блок 4. Если он равен единице (чис- ло отрицательное ), то кратное множимого инвертируется в блоке 3 и в обратном коде поступает на блок 4, а в младший разряд блока 4 добавляется единица для представления числа в дополнительном коде.Блок 4 складывает частичные произведения, сдвинутые на 3 разряда относительно друг друга и имеющие длину, равную длине множимого.Сумма старших (знаковых ) частей частичных произведений, имеющих неравную длину, кратную трем, формируется формирователем 5.В блоке 4 при двадцатичетырех- разрядном множителе суммируются девять частичных произведений, восемь из которых - соответствующие кратные множимого, а девятое - либо ноль, в случае...

Номер патента: 1005285

Опубликовано: 15.03.1983

Авторы: Вольфовский, Малеев, Трофимов

МПК: H03K 5/01

Метки: импульсов, периодических, следования, умножения, частоты

...на шину 22 им пульсов умножаемой частоты, ю В За один период следования импуль- р сов умножаемой частоты щ на вход сцетчика 2 импульсов поступает коли- в чество импульсов частоты Фсп, рав- н ное 1 Ящщ Так как в начале периода 10 н умножаемой частоты все разряды счет- д чика 2 устанавливаются в состояние"1", то по окончании этого периода и во входном счетчике 2 импульсв будет м зафиксировано, число, равное +" в-1. 15 н 1 МН При поступлении следующего импульса . 1 умножаемой частоты формируется оче- и редная группа из трех сигналов блока . х 7 управления, при этом в регистр 5 д вносится из счетчика 2 импульсов чис" 20 э лоК 1 в обратном коде, т.е. в ре- с гистреустанавливается число М 1=1" в-1 щ 14 где 8=2 ,а а - число раз- и рядов Р 1...

Номер патента: 1007100

Опубликовано: 23.03.1983

Авторы: Бобиков, Вираховский, Чемезов

МПК: G06F 7/52

Метки: матричное, умножения

...(21+2)-.,го, (2+1)-го и2 -го разрядов регистра множителя,первый, второй, третий и четвертый 100 2выходы 1-го шифратора соединены ссоответствующими упоавляющими входами 1-го коммутатора, информационные входы которого соединены соответственно с выходами регистра множимого, 1-й выход 1"го коммутаторасоединен с входом 1-го сумматора1-ой стрЬки матрицы сумматоров, выходы младших и, разрядов которойявляются выходами и младших разрядов устройства, содержит и-разрядныйкорректирующий сумматор, причем первая группа его входов соединена соответственно с выходами и старшихразрядов матрицы сумматоров, втораягруппа входов корректирующего сумматора - с пятым и шестым выходами1-го шифратора, вход переноса корректирующего сумматора соединен с единичной...

Номер патента: 1007101

Опубликовано: 23.03.1983

Авторы: Алферов, Гусев

МПК: G06F 7/52

Метки: умножения

...соеаинена с тактовыми вхоцами регистра множимого, регистра прозвецения, буферного регистра, первого и второго триггеров и первого счетчика, выхоц которого соеаинен с входом запрета выаачи информации с млацших разряаов регистра произвеаеиия и входом элемента зааержки, выхоц которого соединен с вхопом установки в нуль первого счет чика, вхопом разрешения занесения информации регистра множимого, тактовым входом регистра множителя и вхоцом второго счетчика, выхоц которого явля3 100ется выходом окончания работы устройства.На фиг, 1 представлена структурнаясхема устройства для умножения; нафиг, 2 - принцип умножения цля случаяп=16, К =4, ю. =16.Устройство цля умнгвкения содержит,блок. перемножения Х- разрядных чиселс входами множимого 2...