Патенты с меткой «умножения»

Номер патента: 1076902

Опубликовано: 28.02.1984

Автор: Лилеин

МПК: G06F 7/52

Метки: матричное, умножения

...ВХОДОВ КОТОРОГО ПОДКЛЮЧЕНЫ К первой и второй группам выходов пер- ВогО блока суммироВаниЯ част .чн:1 Х произведений соответственно 12Недостатком известного устройства является сложность,. связанная с тем, что не Все частичные произведения являются произведениями положитель ных чисел. Это обусловливает необходимость наличия В дополнительных средствах для работы с чслами, имеющими знак, и усложняет блоки формирования и суммирования частичных 5 О.произведений.Цель изобретения - упрощение устройства.Поставленная цель достигается тем, что матричное устройство для умножения, содержащее три умножителя, буферный сумматор и выходной сумматор, причем входы младших разрядов первого и второго операндов устройства соединены с Входами пер Вого...

Номер патента: 1080136

Опубликовано: 15.03.1984

Авторы: Гребенников, Иванова, Калугин

МПК: G06F 7/52

Метки: умножения

...время выполнения операции.Быстродействие устройства определяется выражением= "(К+пк+сд)где С , 1 п , Ф,- соответственно50йф оквремя суммйрования, время приемакода на регистр произведений и время сдвига кода в регистр множителя,р;.- разрядность множителя.Сумма с выхода сумматора передается на вход регистра произведенийсо сдвигом на один разряд вправо,т.е. прием кода в регистр произведений и сдвиг числа в этом регистресовмещены во времени. 60Сдвиг множителя производится вследующем такте,В зависимости от значения О или 1 младшего разряда множителя элементы И 2 группы либо закрыты, либо открыты, и к частичному произведе-, нию, находящемуся в комбинационном сумматоре 4, прибавляется либо нуль, либо множимое.С приходом тактового импульса...

Номер патента: 1081640

Опубликовано: 23.03.1984

Авторы: Золотовский, Коробков

МПК: G06F 7/52

Метки: дополнительных, кодах, умножения

...первый и второй элементы И, причем прямые выходы первого регистра соединены соответственно с первыми входами элементов И-НЕ первой группы, вторые входы которых соединены с выходами первого элемента И, инверсные выходы первого регистра соединены соответственно с первыми входами элементов И-НЕ второй группы, вторые входы которых соединены с выходом второго элемента И, выходы элементов И-НЕ первой и второй групп соединены с соответствующими разрядными входами сумматора, вход младшего разряда которого соединен с выходом первого элемента И, первые входы первого и второго элементов И соединены с входом устройства, введены полусумматор, третий элемент И, элемент ИЛИ, элемент задержки, причем вторые входы первого и второго элементов И...

Номер патента: 1084784

Опубликовано: 07.04.1984

Авторы: Апасова, Долгов

МПК: G06F 7/52

Метки: умножения

...и элемент ИЛИ-НЕ.На чертеже представлена структурная схема устройства для умножения.Устройство для умножения содержит регистр 1 множимого, группу элементов 2 И-ИЛИ, регистр 3 частичных произведений, регистр 4 множителя, сумматор-вычитатель 5, Э -триггер б, вход 7 синхронизацииЗ -триггера, эле-. менты 8 и 9 неравнозначности, элемент ИЛИ-НЕ 10, выход 11 второго разряда регистра 4 множителя, инверсный выход 12 триггера б, прямой выход 13 триггера 6, выход 14 первого разряда регистра 4 множителя, вход 15 записи регистра 3 частичных произведений, вход 16 сдвига регистра 4 множителя, тактовый вход 17 устройства.устройство для умножения двоичных чисел со сдвигом множителя и суммы частичных произведений на два разряда вправо работает...

Номер патента: 1095178

Опубликовано: 30.05.1984

Авторы: Бороденко, Краснобаев, Семенов, Стеценко

МПК: G06F 7/72

Метки: модулю, умножения, чисел

...которыхсоединены соответственно с первой группой входов коммутатора, вторая группа входов которого соединена соответственно сЭ, 10951 выходами ключей первой группы, первый выход сумматора по модулю два соединен с первым входом первого элемента И, второй выход сумматора по модулю два соединен с первым входом второго элемента И, выходы первого и второго элементов И соединены с первыми входами соответственно пятого и шестого элементов ИЛИ, выход выходного регистра является выходом устрой 1 О ства, введены третий и четвертый элементы И, причем. управляющий выход коммутатора соединен с запрещаю-,. ,щими входами третьего и четвертого, элементов И, со вторыми входами 15 первого и второго элементов И, выходы третьего и четвертого элементов И...

Номер патента: 1100619

Опубликовано: 30.06.1984

Авторы: Белова, Евстигнеев, Новожилов, Сведе-Швец

МПК: G06F 7/49

Метки: ичных, классов, одноразрядных, остаточных, системе, умножения, чисел

...элемента НЕ которого соединен с выходом признака четности числа пер вого блока деления на константу, с вторым входом первого элемента И и первым входом третьего элемента И 4блока управления коррекЦией, второй вход третьего элемента И которого соединен с выходом первого элемента НЕ, выход второго элемента НЕ соединен с вторым входом второго элемента И блока управления коррекцией, разрядные выходы первого сумматора по модулю ц соединены с входами третьего блока умножения на константу, разрядные выходы которого соединены соответственно с вторыми входами элементов И третьей группы, выходы которых соединены соответственно с первыми входами элементов ИЛИ группы, вторые входы которых соединены соответственно с выходами элементов И первой...

Номер патента: 1103222

Опубликовано: 15.07.1984

Авторы: Гамаюн, Назарук, Семотюк

МПК: G06F 7/49

Метки: комплексных, умножения, чисел

...блоков умножения, втораягруппа выходов регистра множителя соединена с вторыми группами входоввторого и третьего блоков умножения 12 .Недостатком этого устройства является большой объем аппаратурных затрат, так как оно содержит четыре бло",ка умножения,45Цель изобретения - упрощение устройства.1Поставленная цель достигается тем, что устройство для умножения комплексных чисел, содержащее регистр 50 множимого, регистр множителя, регистр произведения и первый сумматор, содержит преобразователь прямого кода в дополнительный, второй сумматор, группу дешифраторов, первую и вторую 55 группу коммутаторов, первый и второй многовходовые сумматоры, причем первая группа выходов регистра множимо 22го соединена с первыми группами входов первого...

Номер патента: 1104509

Опубликовано: 23.07.1984

Авторы: Романенко, Суворов

МПК: G06F 7/52

Метки: умножения

...большой объем требуемой памяти, складывающийся из требуемыхемкостей двух блоков памяти, равных(2 х 2 п) бит и 1 2 х(2 п) бит соответственно,Целью изобретения является сокращение объема оборудования,Поставленная цель достигается тем,что в устройство для умножения, содержащее сумматор, вычитатель, блок памяти, причем вход первого операндаустройства соединен с первыми входамисумматора и вычитателя, вторые входыкоторых соединены с входом второго 4 Ооперанда устройства, введены селектор и дополнитепьный вычитатель, причем выход сумматора -соединен с первымвходом селектора, второй. вход которого соединен с выходом вычитателя, вы 45,ход селектора соединен с входом блокапамяти, выход которого соединен свходом дополнительного...

Номер патента: 1108087

Опубликовано: 15.08.1984

Авторы: Абрайтис, Гутаускас, Дугнас, Мозговой, Черников, Шагурин

МПК: G06F 7/52

Метки: накоплением, умножения

...по одному двухвходовому логическому элементу И 2, а (И) первых узлов (М) последних строк матрицы 1 содержат также по одному одноразрядному сумматору 3, блок сумматоров 4, состоящий из (Б) одноразрядных сумматоров 5, причем каждый одноразрядный сумматор 3 и 5 как матрицы 1, так и блока сумматоров 4, имеет три входа слагаемых и по одному выходу сумьы и переноса, М- разрядный сумматор с последовательным переносом 6, имеющий по М входов разрядов первого и второго слагаемых . и М+1 выходов разрядов суМмы, (М+Ь) - разрядный параллельный сумматор 7 с ускоренным Формированием переносов; имеющий (И+Ь) входов разрядов первого слагаемого 8, И входов разрядов второго слагаемого 9 и (И+Ь) выходов разрядов суммы, причем Б младших разрядов данного...

Номер патента: 1111153

Опубликовано: 30.08.1984

Авторы: Лопато, Шостак

МПК: G06F 7/52

Метки: разрядных, умножения, чисел

...для случая и =6; на фиг. 2 - функциональная схема . блока выделения младшего значащего разряда; на фиг. 3 - функциональная 20 схема коммутатора.УстройстВо содержит 6-разрядный регистр 1 множимого, 6-разрядный регистр 2 множителя, 8-разрядный регистр 3 утроенного множимого, 25 12-разрядный накапливающий сумматор 4, первую группу 5 из восьми элементов ИЛИ 6, вторую группу 7 из трех элементов ИЛИ 8-8 , группу 9 из восьми коммутаторов 1 О, матрицу 11 ЗО из 24 элементов И 12, группу 3 из трех дешифраторов 4, - 14, первую 3-разрядную группу 15 элементов И, вторую 3-разрядную группу 6 элементов И, первый элемент ИЛИ 17, второй элемент ИЛИ 18, элемент ИЛИ-НЕ 19, блок 20 выделения младшего значащего разряда, выход 21 индикации окон.чания...

Номер патента: 1111154

Опубликовано: 30.08.1984

Автор: Курьеров

МПК: G06F 7/52

Метки: умножения

...входы которого соединены соответственно с выходамиразрядов второго регистра сдвига,выход старшего разряда которогочерез второй элемент НЕ соединен спервым входом пятого элемента И,второй вход которого соединен с тактовым входом устройства и вторымвходом четвертого элемента И,третий вход соединен с инверснымвыходом триггера и входом сбросасчетчика, счетный вход которогосоединен с выходом второго элементаИ и первым входом шестого элементаИ, остальные входы которого соединены соответственно с выходами счетчика, выход переполнения которогосоединен с входом сброса триггера,информационный вход которого соединен с выходом первого элемента И,прямой выход триггера соединен свторым входом второго элемента И,выход шестого элемента И соединенс...

Номер патента: 1111160

Опубликовано: 30.08.1984

Авторы: Евстигнеева, Клибышева, Лазарин, Трутко

МПК: G06F 7/72

Метки: классов, остаточных, системе, умножения

...результата нетолько в виде остатка по модулюно также в виде позиционного двух- разрядного. числа с весами цф и фПоставленная цель достигается тем, что в устройство умножения в системе остаточных классов, содержащее первый и второй вычитатели по моду 60 2лю и, первый и второй квадраторы, вы. ходы с весом цфкоторых подключены соответственно к первому и второму входам второго вычитателя по модулю о, вход первого квадратора подключен к выходу первого вычитателя по модулю с, введены сумматор по модулю 2 с, первый и второй преобразователи кода, системы остаточных классов в избыточную форму, третий вычитатель по модулю ц, выход которого соединен с выходом старшего разряда устройства выход заема третьего вычитателя по мддулю и соединен с входом...

Номер патента: 1112566

Опубликовано: 07.09.1984

Авторы: Здоровцов, Лисенков, Рогонов, Розенберг, Спектор, Хромушкин

МПК: H03K 19/20

Метки: логического, умножения

...подключены к второму выходу генератора тактовых импульсов, выходы второго и четвертого ключей объединены, а их вторые входы соединены через первичную обмотку второго трансформатора, параллельно которой подключена вторичная обмотка первого трансформатора, через которую соединены выходы первого и третьего ключей, первичная обмотка первого трансфор-, матора (+ 1)-го четырехполюсника соединена с вторичной обмоткой второго трансформатора-го четырехполюсника, первичная обмотка первого трансформатора первого четырехполюсника подключена к выходам генератора контрольной частоты, введены статический преобразователь напряжения, вход питания которого сое 12566 4550 55 1 О 15 20 25 30 35 40 динен с источником входного сигнала,а выход -...

Номер патента: 1119007

Опубликовано: 15.10.1984

Авторы: Киселев, Кузина

МПК: G06F 7/52

Метки: умножения

...п /2, а каждый 20 из постоянных запоминающих узлов содержит адресные входы и разрядные выходы 1 .Недостатки данного устройства заключаются в ограниченности его функциональных возможностей (это устройство может выполнять только операцию умножения) и значительной емкости его памяти (величина емкости+г Зо его памяти составляет и 2 бит), что обуславливает большую трудоемкость программирования.Наиболее близким к изобретению по технической сущности является устройство для умножения, содержащее1) сумматоров и и групп элементов И ( л -разрядность сомножителей), причем первые входы элементов И каждой группы соединены с входами соответствующих разрядов первого сомножителя устройства, вторые входы элементов И 1 -й группы соединены в входом ( о...

Номер патента: 1119008

Опубликовано: 15.10.1984

Авторы: Драбкин, Евдокимов, Жариков, Каплан, Крейндлин, Ромашов

МПК: G06F 7/52

Метки: двоичных, дополнительных, кодах, умножения, чисел

...регистра 4 поразрядных суммсоединен с соответствующими разрядами второго входа сумматора 3 со сдвигом вправо на два разряда, пятый выход дешифратора 5 циФр множителя через триггер 7 соединен с четвертымвходом дешифратора 5 цифр множителя,выход нулевого разряда сдвиговогорегистра 2 множителя соединен спятым входом дешифратора 5 цифр множителя, третий выход которого соединен с третьим входом сумматора 3, выходы двух первых младших разрядов сумматора 3 соединены соответственно с входами первого и второго знаковых разрядов сдвигового регистра 2 множителя, "выход триггера 7 соединен с входом установки в ноль триггера 6.Устройство работает следующим образом.Перед выполнением умножителя в регистре 1 множимого хранится множимое,...

Номер патента: 1120316

Опубликовано: 23.10.1984

Автор: Лилеин

МПК: G06F 7/52

Метки: комплексного, комплексную, константу, умножения, числа

...входМнимой части числа которого соединен с входом второго блока умножения на константу и через первый блокинвертирования с вторым входом первого сумматора, выход которого соединен с входом третьего блока умножения на константу, выход которогосоединен с первым входом второгосумматора, второй вход которого сое 35динен с выходом второго блока умножения на константу и первым входомтретьего сумматора, второй вход которого соединен с выходом первогоблока умножения на константу и че 40рез второй блок инвертирования стретьим входом второго сумматора,выходы второго и третьего сумматораявляются соответственно выходамидействительной и мнимой частей про 45изведения устройства 1 2 3.Недостатком известного устройстваявляется сложность,...

Номер патента: 1123031

Опубликовано: 07.11.1984

Авторы: Борисов, Варакин

МПК: G06F 7/52

Метки: умножения

...двухрядового кода (1=1Й/2), инверсный выход старшего разряда (1+1)-й груп- ЗО .пы разрядов регистра множителя соединен с первым входом второго элемента И ( -го элемента 2 И-ИЛИ, с первыми входами полусумматоров Ь +1)-й группы полусумматоров и с (2+1)-м весовьи входом сумматора двухрядового кода, выход второго разряда (1+1)-й группы разрядов регистра множителя соединен с вторым входом второго элемента И к -го элемента 2 И-ИЛИ и с первым входом 1 с-го полусумматора, инверсный выход второго разряда В+1)-й группы разрядов регистра множителя соединен с вторым входом первого элемента И-го элемента 2 И-ИЛИ, выход младшего разряда(1+1 - Й группы разрядов регистра множителя соединен с третьим входом второго . элемента И 1 с -го элемента...

Номер патента: 1124286

Опубликовано: 15.11.1984

Авторы: Золотовский, Коробков

МПК: G06F 7/49

Метки: избыточной, системе, счисления, умножения

..."ЗО тетрада блока инверсии.Устройство содержит регистр 1,вход 2 первого операнда, блок 3 удвоения кода, коммутатор 4, блок 5 инверсии, накапливающий сумматор 6,35 регистр 7, вход 8 второго операнда элемент ИЛИ 9, элемент И 10, элементНЕ 11, элементы И 12, 13, элементНЕ 14, элемент И 15, элемент НЕ 16,е входы 17-19 выходы 20 и 4 О21.Тетрада блока 3 удвоения кода содержит элементы И 22-31, элементы ИЛИ 32-37, элементы НЕ 38.-4 1.Тетрада блока 5 инверсии содержит 45элементы И 42-49, элементы ИЛИ 50-53, элементы НЕ 54-58.Информационный вход регистра 1соединен с входом 2 устройства, выходы его разрядов соединены с входами 50 блока 3 и коммутатора 4. Выход коммутатора 4 через блок 5 соединен с входом накапливающего сумматора 6.Выход...

Номер патента: 1124291

Опубликовано: 15.11.1984

Автор: Сулимов

МПК: G06F 7/52

Метки: конечных, полей, умножения, элементов

...го блока матричного преобразования, выход р -го элементаИ 1 -й группы соединен с -м входом р-го многовходового сумматора блока, выходы К младших многовходовык сумматоров являются младшими выходами устройства, содержит (в-) двухвходовых сумматоров по,.модулю два, (шс) элементов ИЛИ, ш-разрядный РегистР обРазУюшего многочлена,(ш+1) . группу из (ш-к) элементов И, причем 45вход задания режима работы устройства соединен с входом регистра образующего многочлена, выходы которого спервого по (в)-й соединены с соответствующими управляющими входами 50первой группы каждого блока матричного преобразования, выход М-горазряда регистра образующего многочлена соединен с первыми входами(в-М)-х элемента ИПИ и сумматора 55по модулю два, с первым...

Номер патента: 1126950

Опубликовано: 30.11.1984

Авторы: Краснобаев, Трусей

МПК: G06F 7/49

Метки: модулю, умножения

...14 и 15,элементы И 16 и 17, элементы ИЛИ 18 -20, сумматор 21 по модулю два, эле"мент. ИЛИ 22; группы элементов И 5023 - 25, входы 26 задания модуля,сумматор 27 по мОДУЛ 10 Р, выхОДы 28Информационные входы 1 и 2 подключецы соответственно к входамвходных регистров 3 и 4, выходы 55которых через соответствующие дешифраторы 5 и 6, группы элементов ИЛИ7 и 8, группы кпочей 9 и 10 после 950 4 довдтельио подключеиы к первой и второй группам входов соответствующих узлов 11 (выходные шины дешифрдторов 5 и б объединены парами таким образом, что суддма значений, присвоенная каждой паре, равна модулю Р), выходы которых подключены к соответствующим входам выходного регистра 12. К управляющим входам групп к.тодей 9 и 10Р 1 подключен вход 13, Первая (1 -...

Номер патента: 1129606

Опубликовано: 15.12.1984

Авторы: Василевский, Григорьев, Козелл, Слюсарев

МПК: G06F 7/52

Метки: умножения

....Введения устройства, Выход счетчика и ераций сое.:;инен управляюгИмходом первого ком:утатора, входсчетчика итера,ий является входом13 ачатЯ работь устройства, соде 1:житвторой коммутатор и элемент И, причем ход младшего разряда множителя устройства соединен с первиВходом злемее 1 тя И,ыходсоединен с управляющим входом Второго коммутатора, первый и второй входы которого соединены соответственно с входом множимого устройства ипервем вь 1 ходом дерева сумматоров,Входы которого с первого по шестойсоединены соответственно с выходом второго коммутатора, выходами с первого по четвертый коммутатора1129606 4Каждая гр,ппа из трех разрядов управляет формированием своего кратного. выхтдомвторой вход 10 кратных и вторымдерева сумматоров,элемента И...

Номер патента: 1129607

Опубликовано: 15.12.1984

Авторы: Брюхович, Ротарь, Руснак

МПК: G06F 7/52

Метки: умножения

...группевходов сумматора с распространениемпереносов, выходы которого соединеныс входами регистра результата 3.Недостатком данного устройства 55являются низкие функциональные возможности, которые сводятся к умноже"нию чисел только с разрядностью15 3 11296 переносов, блок 5 суммирования частичных произведений и блоки 4 и 6 поразрядного накопления переносов содержат сумматоры с сохранением переносов и сумматоры беэ образования переносов соответственно, построенные по многоуровневой схеме, структура данных блоков аналогична структуре блоков известного устройства, 10Устройство для умножения работает следующим образом.Сигналы, соответствующие значениям множимого и множителя, поступают с выходов регистров 1 и 2 на входы блока 3...

Номер патента: 1130859

Опубликовано: 23.12.1984

Авторы: Баранов, Кремез, Мордашов, Роздобара

МПК: G06F 7/49

Метки: умножения

...выходом 9 -го одноразрядного нормализатора, три входа второго элемента И 9, -го одноразряд- ного нормализатора соединены с+2, 1 +Ц,9 1 разрядами регистра обратного кода множимого соответственно, а выход второго элемента И 9. -го одноразрядного нормализатора соединен с первым входом элемента ИЛИ-го одноразрядного нормализатора, три входа третьего элемента И З.-го одноразрядного нормализатора соединены с 9. +13, Г 9.3, 9,-1 разрядами регистра обратного кода множимого соответственно, а выход третьего .элемента И 9. -го одноразрядного нормализатора соединен с вторым входом элемента ИЛИ 9, го одноразрядного нормализатора, выход которого соединен с вторым выходом-го одноразрядного нормализатора, выходы блока анализа старшего разряда и(И +1)...

Номер патента: 1132351

Опубликовано: 30.12.1984

Автор: Демченко

МПК: H03K 5/007

Метки: умножения, цифрового, частоты

...появления гервого выходного импульса определяется выражением Ь(1) = Б (1)т = Б .(1)т Т 4 с Ьь Тй К - ф К 16).1(и соответствует точке С на фиг.1.При считывании синхронизированными импульсами тактовой частоты Г целой части числа Б, начиная с момента появления первого выходного импульса, значение абсолютной погрешности момента появления второго вы" ходного импульса (без введения коррекции)ь(2) = Б(1) + Б(1). т , (17) что соответствует точке Р на фиг.1,Величина необходимого сдвига вто рого выходного импульса определяется из условия, аналогичного условию (151:кБ(1) + Б(1) -,1(2) с 1, (18) где 3(2) - ближайшее целое число,удовлетворяющее условию( 18), причем 1 ( 2 с К.Величина сдвига во времени вгорого выходного импульса Т (2) в,)(2) К ....

Номер патента: 1134934

Опубликовано: 15.01.1985

Автор: Варакин

МПК: G06F 7/52

Метки: умножения

...соединен с первым входом первого элемента И 1 -го элемента 2 И-ИЛИ первой группы блока анализа множителя, с первыми входами полу3 11 сумматоров ( + 1)-й группы блока Формирования кратных множимого и с (2+ 1)-м весовым входом 1/К 1 -го сумматора двухрядного кода первого уровня, инверсный выход старшего разряда (+ 1)-й группы регистра множителя соединен с первым входом второго элемента И-го элемента 2 И-ИЛИ первой группы блока анализа множителя и с ( М + 22)-м весовйм входом 1 /-го сумматора двухрядного кода первого уровня, выход второго разряда ( + 1)-й группы разрядов регистра множителя соединен с вторым входом второго элемента И-го элемента 2 И-ИЛИ первой группы блока анализа множителя и с первым входом первого элемента И -го...

Номер патента: 1136151

Опубликовано: 23.01.1985

Авторы: Кожемяко, Короновский, Мартынюк

МПК: G06F 7/52

Метки: умножения

...устройства можно отнести необходимостьиспользования группы из К схем сравнения (где (К+1) - основание системысчисления) для определения одногоиз кратных множимого, соответствующего цифре в старшем разряде множителя, а также последовательное фор"мирование необходимых кратных в группе из К сумматоров-вычитателей.Цель изобретения - повышениебыстродействия устройства для умножения,Поставленная цель достигаетсятем, что устройство для умножения,содержащее регистр множителя, накапливающий сумматор, узел формирова 30ния знака, генератор кратных множимого, узел подсчета количества значащих разрядов в кодовом слове множителя, счетчик, регистр разрядностимножителя, программный блок управле- З 5ния, причем вход множителя устройства соединен с...

Номер патента: 1137459

Опубликовано: 30.01.1985

Авторы: Баранов, Захарчук, Кремез, Лачугин, Роздобара

МПК: G06F 7/49

Метки: кодах, умножения, фибоначчи, чисел

...третий выходдешифратора узла анализа соединен спервыми входами третьего и четвертого элементов И узла выработки управляющих сигналов, выход первого разряда первого кольцевого сдвиговогорегистра узла выработки управляющихсигналов соединен с вторыми входамивторого и третьего элементов И узлавыработки управляющих сигналов,выходы второго и третьего разрядовпервого кольцевого сдвигового регистра узла выработки управляющих сигналов соединены суправляющими входами блоков суммирования и регистровпоразрядных произведений соответственно, выходы третьего и четвертого элементов И узла выработкиуправляющих сигналов соединены с входами второго элемента ИЛИ узла выработки управляющих сигналов, выходшестого элемента И узла выработкиуправляющих...

Номер патента: 1137463

Опубликовано: 30.01.1985

Авторы: Лопато, Шостак

МПК: G06F 7/52

Метки: умножения

...разрядных переносов и с возможностью.45 их сквозной передачи на последнем щаге умножения путем подачи соответствующего сигнала на его управляющий вход. Блок 1 выделения младшего разряда предназначен для последовательного выделения единиц о -разрядного двоичного кода множителя, начиная с его младших разрядов, хранимого в регистре 2 множителя. Он содер жит (фиг.2) 0 элементов И 15 н функционирует в,соответствии со следующими логическими выражениями 55 го регистра 4, информационный.вход седьмого разряда которого подключен к выходу четвертого элемента И 8 четвертой строки матрицы 7,выходы разрядов второго буферногорегистра 4 подключены к входам соот-.ветствующих разрядов накапливающегосумматора, прямые и инверсные выходы разрядов регистра...

Номер патента: 1145339

Опубликовано: 15.03.1985

Авторы: Кириллов, Скворцов, Терентьев

МПК: G06F 7/68

Метки: варианты, его, код, умножения, частоты

...ратора и симпульсов счетчиком, когда он забло- входом сброса триггетриггера.кирован, в течение этого времени под 20По второму вар аому варианту поставленнаясчет тактовых импульсов осуществляет- цель достигаетсяигается тем, что в устройстся другим счетчиком. во для умножениямножения частоты на код, соПо первому варианту поставленная держащее генерагенератор тактовых импульцель достигается тем, что в устрой- сов делительелитель частоты, счетчик, рестве для умножения частоты на код,ф 25 гис Р у Р вляемый делитель частотысодержащее генератор тактовых импуль- и формироваи ормирователь импульсов, вход котосов, делитель частоты, счетчик, ре- рого соединен с входом устройства,гистр, управляемый депитель частоты, выход которого соединен с...

Номер патента: 1149253

Опубликовано: 07.04.1985

Авторы: Кириллов, Пешков, Скворцов

МПК: G06F 7/68

Метки: варианты, его, код, умножения, частоты

...благодаря обеспечению разделения во времени момента переходного процесса в счетчике3 1149и записи кода в регистр при появлении выходного импульса.Поставленная цель достигаетсятем, что в устройство для умножениячастоты на код, содержащее генератор 5тактовых импульсов, делитель частоты, счетчик, регистр, управляемыйделитель и формирователь импульсов,вход которого соединен с информационным входом устройства, а первый Ювыход - со входами сброса делителячастоты и счетчика, выходы которогосоединены с информационными входами1регистра, выходы которого соединены сс информационными входами управляющего делителя, выход которого подключен к выходу устройства, тактовый вход управляемого делителя соединен с тактовьаю входом делителячастоты и...