Патенты с меткой «умножения»

Номер патента: 1418707

Опубликовано: 23.08.1988

Автор: Лилеин

МПК: G06F 7/52

Метки: комплексных, умножения, чисел

...первого умножителя 1 с сдвигом на два двоичных разряда в сторону старших. На выходе вычитателя 32 получаем Число ш, поступает на первый вход выходного сумматора 35, числа зч , ч яз и ч поступают соответственно на второй, четвертый, третий и пятый входы выходного сумматора 35 с сдвигом соответственно на 1-2, 21-2 и 4 Е, двоичных .разрядов в сторону старших. На выходе 41 выходного сумматора 35 получается искомое произведение Узел 16 (34) сложения (фиг, 5) работает следующим образом.Пусть на входы узла 16 сложения поступают комплексные числа г, = х + + у, и г = х + уг. Действительные числа х у у и хг поступают соответственно на входы 50 - 53 узла 16 сложения. На выходах 54 и 55 действительной и мнимой частей результата по.; лучаем...

Номер патента: 1418749

Опубликовано: 23.08.1988

Автор: Обод

МПК: G06F 17/16

Метки: матриц, умножения

...необходимо осуществить накопление результатов поразрядного перемножения. Это накопление осуществляется в накопительных сумматорах, выполненных на сумматоре и регистре Кроме того, при накоплении осущест" вляется перемножение предыдущего результата в процессе накопления на два Это осуществляется тем, что вы ходы с регистров поступают на первые входы сумматоров со сдвигом на один разряд в сторону старших. Этим и осуществлено умножение на два. Запись информации в регистры 17-20 осуществояется по заднему фронту импульса с первого выхода устройства 21 управ. ления (Фиг,Зд), Таким образом, на выходе регистра 17 в конце вычислений получается элемент матрицы Сфс 11= =а 11 Ь 11+а 12,Ь 12 на выходе регистра 18 - с 12=а 11 Ь 12+а 12.Ь 12 и т.д....

Номер патента: 1424015

Опубликовано: 15.09.1988

Автор: Лилеин

МПК: G06F 7/52

Метки: двоичных, комплексных, умножения, чисел

...выходах соответственно получаем ветственно на К, 2 К, ЗК4 К,5 К, 6 К двоичных разрядов в сторонустарших.На выходе 55 выходного сумматора46 получаем искомьп( результат: ствительной 62 и мнимой 63 частей результата получаем соответственно Х - Уе, У = Х 2+ У 7, Узел 22 (или 45) вычитания работает аналогично.Пусть на его входы поступают комплексные числа 24 = Х 4 + 1 У 4 и Ее- Хг + 1 Уг. Числа Х, УлХе и Уе10 15 20 30 35 55 поступают на входы бчузла 22 вычитания, Нд его ьжодах б 8 и 69 получаем соответственноХ = Х,1 + УрУ = У 1Дополнительный положительный эффект изобретения состоит в повышении быстродействия,Формула изобретения 1, Устройство для умножения двоичных комплексных чисел, содержащее два входцьж блока сумматоров, три умно- жителя,...

Номер патента: 1425658

Опубликовано: 23.09.1988

Автор: Макаров

МПК: G06F 7/52

Метки: умножения

...код если на входе Ч присутствует единичный сигнал. На выходе сумматора 15 формируется либо сумма, либо разность кода .с регистра 16 и входного кода, которая тактовым сигналом на входе С записывается в регистр 16. Так как Б больше, чем и,на старшие М-и разрядов сумматора 15поступает старший знаковый разрядкода с выхода элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 14. При подаче на вход К импульсного сигнала регистр 16 зануляется ность сумматора 18 равна ш, при этомесли кш, то на вход второго числасхемы 7 сравнения подаются только, 1425658Устройство работает следующимобразом,На входы 8-10 подаются коды числителя а множителя, множимого А и знаменателя Ь множителя, а на вход 12тактовые импульсь 1 с периодом T . После включения устройства на вход...

Номер патента: 1425659

Опубликовано: 23.09.1988

Авторы: Боборыкин, Вышинский, Тихонов, Фесенко

МПК: G06F 7/52

Метки: умножения

...Ь сомножителя В 1.На выходе элементов И 92-9.(п)формируются старшие разряды различных 40 по весу разрядов частичных произведе- ний аЬ,аЬ . аь -с, 1, а,ь-ы ) На сумматорах 21.1-21. они суммируются соответственно со значениями промежуточной суммы частичньд произведений и результат записывается во вторые триггеры 36.и 42 переносов и сумм распределительньк ячеек 12.1- 12.1.По синхросигналу с (1+1)-го такта в младший разряд регистра 14 и в первый триггер 15 записывается значение.разряда Ь (,)сомножителя В 1, в каждый следующий до (д+1)-го разряда регистра 14 сдвигается значение поступивших в предыдущих тактах раз-. рядов сомножителя В 1, в Я+1)-й разряд регистра 14 сдвигается значение разряда Ья сомножителя В 1. 59 8ся на сумматоре 19 со...

Номер патента: 1427361

Опубликовано: 30.09.1988

Авторы: Гончаренко, Дорожкин, Жабин, Лысенко

МПК: G06F 7/52

Метки: умножения

...прямого кода регистра 7, который суммируется с содержимым регистра 2, сдвинутым на один разряд влево путемсоответствующей коммутации вьподоврегистра 2 и входов сумматора 1, и 15результат суммирования запоминаетсяв регистр 2, Таким образом, осуществляется прибавление "-1" к -омуразряду када множимаго Если очередная цифра множимого О, то содержимое 20регистра 3 не изменяется, а содержимое регистра 2 сдвигается на одинразряд влево и в младший разряд заносится "0", При наличии сигналов Тили Т группа мультиплексоров 5 пропускает, информацию с вьподов сумматора 4 на входы регистра 3 беэпреобразования. По тактирующемусигналу Т 1 происходит сдвиг на одинразряд влево кода в регистре 8 и 30код на 1-ом шаге будет равен весу "1.После окончания...

Номер патента: 1430967

Опубликовано: 15.10.1988

Авторы: Баранник, Киселевский, Лобко, Поливанов, Ткачев, Фоменко

МПК: G06F 17/27

Метки: отношений, реляционных, умножения

...адрес второй строки - кортежа отношения В ) и изо блока 3 памяти в регистр 5 принимается вторая строка - кортеж отношения В, Затем снова считывается очеред-. Э 0 ная микрокоманда, выдающая сигнал на выходе 39 блока 34 управления, вследствие чего в регистр 8 записывается вторая строка - кортеж отношения П. По следующей микрокоманде с выхода 40 блока 34 управления поступает сигнал, по которому с регистра 8 на выходе устройства может быть считана вторая строка произведения П (Р Э 31). В том случае, если последний служебный разряд 6 регистра 5 равен единице, то появляется сигнал с выхода элемента И 21 через элемент ИЛИ 31 и адрес следующей микрокоманды увеличивается на единицу 45 При этом из регистра 58 считывается микрокоманда, по...

Номер патента: 1432506

Опубликовано: 23.10.1988

Автор: Каграманов

МПК: G06F 7/52

Метки: умножения

...с, четвертым инверсным входом третьей группы элемента И-ИЛИ 47.1-2,четвертым инверснымвходом третьей группы элемента И-ИЛИ 47,1-1 и третьим входом четвертой группы элемен 1432506пеВШ ФР гФара 0 йЩОЮРедактор С.Патруш аж 704 дписное каз 5441 41 В 11 ИИПИ Государственного комитета СССР по делам изобретений и открытий 13035, Москва, Ж, Раушская наб., д, 4/5з 1432506 та И-ИЛИ 47,Е, вход четвертого разряда первого информационного входа коммутатора 8 соединен с вторым входом третьей группы элемента И-ИЛИ 47.1 с.Первый коммутатор 7 (фиг.5) содержит элемент ИЛИ-НЕ 48 и группу элементов И-ИЛИ 49.1-49.8, причем первый, второй и третий управляющие входы коммутатора 7 соединены соответственно с входами элемента ИЛИ-НЕ 48, первый управляющий вход...

Номер патента: 1432507

Опубликовано: 23.10.1988

Автор: Фролов

МПК: G06F 7/52

Метки: умножения

...сумматор 3 по модулю два,коминационный сумматор 4, блок 5 памяти элемент ИЛИ 6.Устройство работает следующим об разом.Если сомножители не равны нулю, на ополнительных выходах блоков 1 и 2 амяти присутствует логический "0", а втором .дополнительном входе блока 20памяти - логический "0", и на выхое устройства формируется двоичный од произведения.Если хотя бы один из двух сомножиелей равен нулю, на дополнительном ыходе соответствующего блока 1 или 2 амяти формируется логическая "1", оторая передается на второй дополниельный вход блока 5 памяти,и на выхо-, е устройства формируется двоичный 30 од нулю. Дополнительные выходы блоков 1 и 2 памяти являются одним из разрядов вы 4 одного слова ПЗУ, на которых реализуются блоки 1 и 2 памяти....

Номер патента: 1432554

Опубликовано: 23.10.1988

Авторы: Грицык, Кожан, Паленичка

МПК: G06F 15/17, G06F 17/10

Метки: полиномов, умножения

...случае на,выходе присутствует комбинация "0,1". Когда показатели степени равны между собой, на выходе схемы 10 сравнения появляется3 14 комбинация "11", В случае равенства показателей степеней соответствующих пар на выходе коэффициентов суммирующей ячейки присутствует двоичный код суммы соответствующих коэффициентовВ противном случае на выход ячейки поступает коэффициент с максимальным показателем степени, а на выход порядка - собственно код этого показателя степени, В схемах 7 32554 сравнения параллельно осуществляетсясравнение показателей степеней пар,хранящихся в и-х (выходных) регистрах 3 (в разрядах показателя степени)групп, с показателем степени вычисленного в данном такте коэффициентаполинома, поступающего с выхода порядка...

Номер патента: 1434438

Опубликовано: 30.10.1988

Авторы: Дрозд, Огинский, Полин, Шапо

МПК: G06F 11/08

Метки: комплексных, модулю, три, умножения, чисел

...исходных кодов вквадрат.Первые разряды колов К 1 и К 2 поступаютна входы третьего узла 12 свертки по модулю лва, а также на входы элемента И 11.При этом с учетом нулевых вторых 40 разрядов кодов К 1 и К 2 на выходахтретьего узла 12 свертки по модулю два и элемента И 11 формируются первый и второй разряды кода К=(К 1+К 2)гпос 3.Действительно, младший разряд кода К принимает единичное значение при взаимо- инверсных значениях младших разрядов кодов К 1 и К 2, что соответствует выполнению над этими разрялами операции сло- жения по модулю два, а старший разрядкода равен единице в том и только в том случае, если единичное значение при.нимают и младший разряд кода К 1, и младший разряд кода К 2, т. е. являетсяих коньюнкцией.Разряды кода К...

Номер патента: 1439579

Опубликовано: 23.11.1988

Авторы: Дрозд, Жердев, Лацин, Минченко, Полин

МПК: G06F 7/52

Метки: двоичных, умножения, чисел

...разрядовпереносов сумматора 5, задержанныена регистрах 7 группы, и сигналы свыходов нечетных разрядов переносовсумматора б, задержанные на регистрах 7 группы,На первом одноразрядном сумматоре 6складываются конъюнкции, имеющие одинаковые в такте весовые Функции с нечетным значением 1, а также сигнал свыхода первого разряда переноса сумматора 5, сигналы с выходов нечетныхразрядов переносов сумматора 5, задержанные на регистрах 7 группы, и сигналы с выходов четных разрядов переносов сумматора б, задержанные на регистрах группы 7,Сигналы с выходов суммы второгои первого одноразрядных сумматоров 5и б поступают соответственно на первый и второй информационные входыкоммутатора 8, который под действиемСИ подключает указанные сигналы навыход 13...

Номер патента: 1439581

Опубликовано: 23.11.1988

Авторы: Джус, Романов

МПК: G06F 7/52

Метки: двух, разрядных, умножения, чисел

...10работы устройства так же, как и всехследующих, определяется с учетом времени выполнения операции суммирования в накапливающем сумматоре 5. Если триггер мпад 1 цего или любого другого разряда регистра 3 множителянаходится в нулевом состоянии, тоимпульс без задержки на один тактработы устройства в первом блоке бпоследовательного Опроса значащих 20разрядов сомножителей производит опрос следующего более старшего разряда регистра 3 множителя, Далее такимже образом, последовательно один задругим, производится анализ состоя 1 п 1 я остальньх, более старших разрядов регистра 3 множителя, и устройство работает аналогично, Появлениеимпульса па вьжоде 19 устройства"Конец", поступающего через элемент 30ИЗБ 14 с управляющего выхода блока...

Номер патента: 1442987

Опубликовано: 07.12.1988

Авторы: Власюк, Титов, Титова

МПК: G06F 7/49

Метки: коэффициенты, умножения

...сумматора-вычитателя 1 и в 25 зависимости от значения управляющего сигнала, поступающего с выхода эле- мента И 15, суммируется или вычитается из значения суммы частичных произведений, которая поступает на первый вход последовательного сумматора-вы". читателя 1 с его же выхода, но задержанная на С тактов в первом сдвиговом регистре 2 и первом коммутаторе 8. 7 4 В течение 2 К тактов вычисленияс выхода младшего разряда первогосдвигового регистра 2 на последовательный выход 24 произведения устройства последовательно поступают 2 К битрезультата умножения в прямом коде,Последние К тактов вычисления с выхода старшего разряда первого сдвигового регистра 2 во второй сдвиговыйрегистр 2 переписываются К младшихразрядов произведения. В...

Номер патента: 1444751

Опубликовано: 15.12.1988

Авторы: Андреев, Козак, Лужецкий, Малиночка, Стахов, Черняк

МПК: G06F 7/49

Метки: умножения

...9, сумматора 13, регистра 12 множителя и регистра 14 частичных произведений, соответствующие каждому такту работы устройства, приведены в табл,1..Рассмотрим работу устройства при умножении числа 60 на число 37, ко.торое представлено в двоичном коде. При этом на входе 19 признака кода устройства находится сигнал логического нуля, который подключает выход регистра 1 к входу сумматора 11 и к входу коммутатора 8, выход блока 10 удвоения - к входу регистра 1 и к входу блока 3 удвоения, выход блока 3 удвоения - к входу регистра 9 В исходном состоянии на входе 20 множителя находится код множителя, на входе 18 множимого находится код множимого, на выходе регистра 1, на выходе блока 10 удвоения, на выходе сумматора 11, на выходе регистра 9,...

Номер патента: 1444754

Опубликовано: 15.12.1988

Авторы: Андреев, Лужецкий, Малиночка, Стахов, Черняк

МПК: G06F 7/52

Метки: последовательное, умножения

...И 6.10 и 7.10 поступаютзначения старших разрядов множимогои множителя. На третьем входе элемента И 6.10 присутствует нулевойпотенциал с первого выхода динамического регистра 3. На второй вход последовательного сумматора 810 поступает значение произведения старших14447выходе динамического регистра 3. На элементе И 6.10 формируется произведение аЬ,первого разряда множителя на второй разряд множимого, на элементе И 7.10 формируется произведение а,Ьвторого разряда множителя на первый разряд множимого, на элементе И 7.9 формируется произве- дениЕаЬ вторых разрядов множимого 10 и множителя. Произведения разрядов сомножителей с выходов элементов И 6.10 и 7.10 поступают на первый и второй входы последовательного сумматора 8.10, а с выхода...

Номер патента: 1444755

Опубликовано: 15.12.1988

Авторы: Вышинский, Тихонов, Фесенко

МПК: G06F 7/52

Метки: умножения

...- + 1 + О-го разря 2да а сомножителя А, а в и-й1+1разряд и-разрядного сдвигового регистра 2 множимого будет записано знаичение ( -- )-го разряда Ь, . сомно 2- -)ижителя В, в в -й разряд - значение (и О-го разряда Ь сомножите 40 ля В. На выходах элементов И 3.( -- г. + 1),и3. ( -- 1 + 2) 3. (и-з.+1), 3. (и.+5 1444755 нала с выхода элемента И 4,(и) второй группы, сформировавшего компоненту частичного произведения ап5В результате работы устройства на 2 и-разрядном регистре 14 результата будет находиться окончательное значение произведения. Формула 10изобретения Устройство для умножения, содержащее и-разрядные сдвиговые регистры множимого и множителя, первую и вто рую группы из и и (и) элементов И соответственно (и - разрядность...

Номер патента: 1444756

Опубликовано: 15.12.1988

Авторы: Золотовский, Коробков

МПК: G06F 7/52

Метки: модуль, полей, умножения

...Если в дополнительных разрядах и множимого, и множителя стоят"-1", то их произведение дает "+1",и, следовательно, -1 в дополнительном разряде одного из произведенийследует убрать. В качестве таковоговыбрано произведение множимого надополнительный разряд множителя,Факт наличия двух " 1" в дополнитель-ных разрядах множимого и множителяопределяется на элементе И 5,Суммирование осуществляется в дваэтапа. На первом этапе складываютсязначение, хранимое в регистре 8, изначения произведений с выходов блоков 4 и 7 умножения на один разряд,Здесь возможны три случая при сложении; 0,-1,+1, Чтобы избежать накопления положительного переноса на втором шаге суммирования (суммирование значений, получаемых с выхода блока 2) в младший...

Номер патента: 1444761

Опубликовано: 15.12.1988

Авторы: Душин, Кондрашев, Шевченко

МПК: G06F 7/68

Метки: умножения, частоты

...ИЛИ-НЕ 9 произведет сравнение значений этих счетчиков, в результате чего на выхо-, де элемента И 11 после пятого импульса появится сигнал логической едини-.55 цы, который сбросит триггер 14 в ноль. На выходе 16 устройства появится выходной импульс с длительностью Вих= 1- и с частотой РВЫХ1 2ВУХВВЕРХ- 2 Ре Т Вх2 - .ВХ2В момент окончания действия входного импульса блок 2 выделяет его задний Фронт. Импульс, соответствующий заднему фронту входного импульса, с выхода блока 2 поступает на вход сброса счетчика 8, обнуляя его, и через элемент ИЛИ 7 на установочный вход триггера 14, устанавливая триггер 14 в единичное состояние. Счетчик 3 переходит в режим хранения числа импульсов, равного И = 10, а счетчик 8 - в режим счета импульсов,...

Номер патента: 1444819

Опубликовано: 15.12.1988

Авторы: Вышинский, Рабинович, Тихонов, Фесенко

МПК: G06F 17/16

Метки: матриц, поклеточного, умножения

...произведения.Предлагаемое устройство выполняетпоклеточное умножение матриц за Мтактов работы.55В исходном состоянии в сдвиговыерегистры 1 записана управляющая информация в виде числовой матрицы,соответствующей предстоящему вычислительному процессу умножения клеточных матриц требуемой размерности,Устройство поклеточного умноженияматриц работает следующим образом.С входа 10 устройства в блок 3управления поступает сигнал "Началоработы", который запускает генератор11 синхронмпульсов, устанавливает вединичное состояние триггер 12 и устанавливает в нулевое состояние счетчик 15.Сигнал "Начало работы" поступаеттакже на выход 8 блока 3 управления,откуда передается для обнуления результата блоков 2, Генератор 11синхроимпульсов...

Номер патента: 1446683

Опубликовано: 23.12.1988

Авторы: Быкадоров, Пирожник, Платонов

МПК: H02M 7/10

Метки: умножения

...первый полупериод открыт диод 4 первой ячейки и ток протекает через дроссель 2 и конденсатор 5 первой ячейки. Во второй полупериод открыт диод второй ячейки и ток протекает через дроссель 2 и последовательно включенные конденсаторы первой и второй ячеек. Таким образом, для первого 35 полупериода величина емкости конденсатора первой ячейки равна С, для второго полупериода величина емкости конденсаторов двух ячеек равна С/2.Хотя точная настройка в резонанс 40 при изменении емкости по полупериодам невозможна, можно обеспечить условия, близкие к резонансу, и существенно снизить внутреннее падение напряжения в первом каскаде (ячейке) умножения 45 напряжения.Для этого расстройка резонансного контура 5 Х по полупериодам выполняется...

Номер патента: 1451683

Опубликовано: 15.01.1989

Авторы: Демидов, Нелуп, Сабельников, Семотюк

МПК: G06F 7/52

Метки: накоплением, умножения

...такта во входные регистры сумматора загружаетсясодержимое регистра 4 и ячейки памяти блока 1, адрес которой задаетсямладшими четырьмя разрядами регистра 7, а во второй половине результатсуммирования загружается в ту жеячейку блока 1 и осуществляются сдвиги в регистрах 4 и 7. В четвертомтакте блок 8 запрещает сдвиг регистров.4 и 7 и осуществляется загрузка следующей пары сомножителей (вконце такта). В пятом такте вновьразрешается сдвиг регистров 4 и 7 ив устройстве выполняются те же действия, что и для первой пары сомножителей, Через три такта после загрузки последней пары сомножителейсбрасывается сигнал начала работы,На этом первый этап работы устройства заканчивается,Результатом работы устройства напервом этапе является...

Номер патента: 1455379

Опубликовано: 30.01.1989

Автор: Булахов

МПК: H02M 5/16

Метки: умножения, частоты

...не представляет сопротивлениясо стороны зажимов переменного токав связи с тем, что все диоды мостаоткрыты (мост зашунтирован током смещения), Фазный ток в этом режиме оп 55ределяется выражением(3) Однако, ввиду того, что В :О, дос. - таточно очень малых расхождений между ЭДС Фазы и напряжением на нагрузке, чтобы неравенство (3 нарушилось. При этом два диода мостовой схемы запираются и в цепь фазы включается источник тока, образованный ЭДС с большим сопротивлением, ограничивающий ток фазы на уровне 1Так как для трехфазной системы ЭДС характерно в каждый момент времение; е се, (4) где с - значения из множества (Л,В,С), то в каждый момент времени две фазы умножителя частоты работают в режиме ограничения тока, а одна в режиме шунтирования...

Номер патента: 1458872

Опубликовано: 15.02.1989

Автор: Титов

МПК: G06F 7/49

Метки: коэффициенты, умножения

...регистра 12 знака коэффициента и через элемент И 18 с выхода регистра 11 знака множимого, генерируют на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 15 сигнал О, который переводит элемент ИСКЛ 10 ЧАЮЩЕЕ ИЛИ 14 в режим повторителя, В результате этого сигнал с выхода старшего разряда счетчика 10 по модулю 2 К без изменения проходит на управляющий вход последовательного сумматора-вычитателя 1, Поэтому пос- . ледний работает в рехяме суммирования первые К тактов вычисления, а последние К тактов вычисления - в режиме вычитания. Если же знаки множимого и коэффициента будут различными, то режимы работы последовательного сум.матора-вычитателя 1 будут противоположными чем рассмотренные выше,С началом поступления тактовых импульсов в регистре 5 множимого...

Номер патента: 1471201

Опубликовано: 07.04.1989

Авторы: Грищенков, Калалб, Царев

МПК: G06F 17/16

Метки: матриц, умножения

...матрица Х подается на вход 8 устройства в следующей последовательности: за элементами первого столбца подаются элементы второго столбца, затем третьего и т.д. Матрица У подается в устройство так же, как и в предыдущем случае. Одновременно с прохождением через мультиплексор 18 на вход 15 умножителя 19 элементы матрицы У проходят через мультиплексор 16 на вход группы регистров 17 и записываются в регистры, Группа регистров 17 устроена таким образом, что эле мент, записываемый в нее на очередном такте, попадает на место элемента, записанного в предыдущем такте, а сам этот элемент сдвигается на одну позицию к выходу (запись мат рицы 7 в ОЗУ необходима потому, что каждый элемент этой матрицы участвует в вычислениях М раз).Таким образом, через...

Номер патента: 1472899

Опубликовано: 15.04.1989

Авторы: Аристов, Бальва, Зарановский, Попков

МПК: G06F 7/49

Метки: умножения

...( = 1 К) соединены соответственно с первым и вторым информационными входами первого параллельногосумматора, вход положительных и отрицательных переносов первого параллельного сумматора 3-го вычислительного модуля соединен с выходом положительных и отрицательныхпереносов первого параллельного сумматора (1+1)-го вычислительного модуля (3 = 1 К), управляющий вход первого параллельного сумматора -го вычислительного модуля соединен с выходом блока управления первым параллельным сумматором, первый вход которого соединен с первым входом блока управления и входом режима работы устройства, первый последовательный вход которого соединен с вторым входом блока управле 35 40 50 55 5 10 15 20 25 30 ния первым параллельным сумматором,вход...

Номер патента: 1474640

Опубликовано: 23.04.1989

Автор: Соловьев

МПК: G06F 7/52

Метки: дополнительном, коде, умножения

...точности вычисления Я-х+1 сш).Устройство содержит элементы И 124 (усеченную матрицу) первую группу элементов И-НЕ 25-30, вторую груп-,пу элементов И-НЕ 31-35, сумматоры 20 разрядов сомножителей в получаемое произведение вводится поправка по аб 1солютной величине равная - младшеФ4го разряда произведения. Устройство содержит матрицу (усеченную) элементов И 1"24, группу элементов И-НЕ 25- ЗО, группу элементов И-НЕ 31-35, матрицу (усеченную) сумматоров 36-68 и введенный элемент И 69. 1 ил. Зб-б 8 (усеченную матрицу), элемент И 69.Устройство работает следующим образом.При выполнении умножения параллельно анализируются элементом И 69 мпадшие разряды поступающих на вход сомножителей, и при заполнении мпадших разрядов единицами...

Номер патента: 1478211

Опубликовано: 07.05.1989

Авторы: Демидов, Нелуп, Сабельников, Семотюк

МПК: G06F 7/49

Метки: комплексных, накоплением, умножения, чисел

...и четвертом циклах аналогично выбираются ячейки блоков 1 и 2 с адресами, содержащими единицу соответственно во втором, третьем и четвертом разрядах, причем содержимое каждых 40 первых выбираемых во втором, третьем и четвертом цикле ячеек складывается со сдвинутым на один разряд вправо содержимым регистров 5 и 1 О. Сдвиг осуществляется сдвигателями 11 и 12 45 подачей на один такт сигнала "Сдвиг" с седьмого выхода блока 19, причем в самых младших выходных разрядах сдвигателей 11 и 12 устанавливается "О и является арифметическим, т.е. 50 с заполнением освобождающихся разрядов и знаков. Одновременно с указанными действиями осуществляется обнуление ячеек памяти блоков 1 и 2, Вовтором цикле не используется содержимое первых, выбираемых в...

Номер патента: 1481744

Опубликовано: 23.05.1989

Авторы: Вышинский, Ледянкин

МПК: G06F 7/52

Метки: умножения

...устройства на входы регистра 5. Одновременно сигнал управления УЗ поступит на второй вход элемента ИЛИ 10 устройства, И тем самым обеспечит коммутацию 1-х разрядов кода содержимого (=1,л) сдвигового регистра 2 в соответствующие г-е (г=1, л) разряды регистра 5 через г-е (=1, а) элементы И второй группы 4. Отключение элемента И 9 с одновременным включением или отключением элемента ИЛИ 10 осуществляется из блока управления. После этого в регистре и накопилось в виде двухрядного кода результатов и переносов очередное произведение двух сомножителей. Со следующего после корректирую шего такта в устройство может быть подано значение знакового разряда (ь, ) кода множителя или необходимо в течение (2 п+1) -го такта прогнать переносы из...

Номер патента: 1481745

Опубликовано: 23.05.1989

Авторы: Баран, Шостак

МПК: G06F 7/52

Метки: умножения

...образом.В регистры 1 и 2 множимого и множителя одновременно или последовательно во времени загружаются десятичные сомножители. После этого в блоках 4 матрицы формируются в многорядном коде произведения значений соответствующих тетрад множимого на значения соответствующих тетрад множителя, которые далее поступают на входы узлов 5 и 8 с учетом веса разрядов, где осуществляется их быстрое двоичное суммирова ние. Получившиеся при этом на выходах узлов 5 и 8 двоичные результаты поступают на входы соответствующих узлов 6, где производится их преобразование в десятичный код 8421, Десятичные числа с выходов узлов 6 преобразования двоичного кода в двоичнодесятичный подаются на равновесовые входы двоично-десятичного сумматора 7, а...