Патенты с меткой «умножения»

Номер патента: 1481747

Опубликовано: 23.05.1989

Авторы: Акулова, Органов

МПК: G06F 7/52

Метки: двоичных, умножения, чисел

...образуются отдельно младшие двоичные разряды произведения, старшие разряды предварительного значения произведения и сумма переносов в старшие разряды предварительного значения произведения, а во втором такте - старшие разряды окончательного 5 10 15 20 значения произведения, Так как получение окончательного значения старших разрядов произведения на втором такте на (И+2)- разрядном сумматоре 5 не связано с мат Формула изобретения Устройство для умножения двоичных чисел, содержащее косоугольную матрицу полных одноразрядных сумматоров, прямоугольную матрицу элементов И, 2 Х элементов памяти, причем выход переноса полного одноразрядного сумматора 1-го столбца матрицы соединен с входом переноса полного одноразрядного сумматора +1) -го столбца...

Номер патента: 1481748

Опубликовано: 23.05.1989

Авторы: Жалковский, Шостак, Шпаков

МПК: G06F 7/52

Метки: умножения, чисел

...первой группы настраиваются ня передачу информации с их вторых входов, на которые поступают значения выходных переносов из сумматоров 28 соседних более младших блоков с.мхЯовання пег;с 1." группы.Рассмотрим выпс 1 лнсчс;. Ня чиого жения (фиг. 4). Перед началом онепя. ции ня Входах1- -устаяв,:1 сстгс". значения множимого. на Входе О множителя уст 110 йстВя устянав.1 Влстся 31 с.с самой младшей тетрады множителя.В первом такте двои;ноге умнс 1 х,сня в блоках 11 - 1, я",ая младшая тс )1;1. Да МНОжнтЕЛЯ Пс РЕМНОжЯЕтСЯ НЯ С 10: - ветствующие тетрадь м нож и м ого., 1 воич и ьк результаты этих тетрадных умножений зяи;: - сываются в буфер - .ые регистры 5, 5, и 6 - 6 по сигналу разреше:; У 20. Одновременно происходя г об нуле;,.с ре- гистрОВ...

Номер патента: 1481749

Опубликовано: 23.05.1989

Авторы: Дрозд, Лацин, Полин, Соколов, Шипита

МПК: G06F 11/30, G06F 7/52

Метки: умножения

...который сбрасывает второй триггер 14, сигнал логического 0 с выхода которого запрещает прохождение синхросигнала через элемент И 13 на синхровход третьего тригЗ 5 гера 15 и переключает коммутаторы 5 и 6 вположение коммутации на входы регистров 7 и 8 множимого и множителя информации с групп 16 и 17 входов мнокимого и множителя устройства. Формула изобретения Устройство для умножения, содержащее регистр множимого, регистр множителя, регистр произведения и умножитель, причем информационные выходы регистров множимого и множителя соединены соответственно с входами множимого и множителя умножителя, выход результата которого соединен с информационным входом регистра произведения, информационный выход которого является выходом произведения...

Номер патента: 1481757

Опубликовано: 23.05.1989

Авторы: Кузин, Шамардинов

МПК: G06F 7/49, G06F 7/72

Метки: матричное, умножения

...аппаратурных затрат.На чертеже представлена схема матричного устройства для умножения,Устройство содержит вход 1 первого сомножителя устройства, вход 2 второго сомножителя устройства, матричный умно- житель 3 по модулю р, матричный умно- житель 4 по модулю (р - 1), матричный вычитатель 5 по модулю (р - 1), выход 6 младшей части произведения устройства, выход 7 старшей части произведения устройства.Устройство работает следующим образом. Со входов 1 и 2 сомножители в коде 1 из Р, где Р - основание системы счисления, поступают на соответствующие входы умножителей 3 и 4 по модулю. Так как модули отличаются на единицу, то они являются взаимно простыми. Поэтому произведение двух сомножителей может лежать в диапазоне Р (Р - 1).С выхода...

Номер патента: 1492475

Опубликовано: 07.07.1989

Авторы: Иньков, Малышев

МПК: H03B 19/00, H03K 23/68

Метки: дробным, коэффициентом, умножения, умножитель, частоты

...выходной последовательности в устройстве используется генератор 1 опорной частоты ГрГвц, причем код выходного пе 1 ориода ранец К = пТбф 6 х и+1Таким образом, для получения кодаКнеобходимо частоту Гр поделитьна (и+1) и подсчитать количествоимпульсов за и входных периодов, для чего сигнал с выхода генератора 1 опорной частоты поступает на первый делитель 2 частоты на (п+1) и с его выхода ца счетный вход счетчика формирующего код К,по прошествии п периодов входного сигнала, определяемых с помощью второго делителя 5 частоты на и и формирователя 6 ими ул ьс о в.Синхронизация первого делителя 2 час тот ы и сч етчика 4 осущест вля ется сигналами с. выхода формирователя 6 импульсов, который формирует сигнал через каждые и периодов входного...

Номер патента: 1495783

Опубликовано: 23.07.1989

Автор: Шароватов

МПК: G06F 7/49

Метки: два, кода, троичного, умножения

...второй вычитающий вход 40 элемента 5. Тактовым импульсом первой фазы третьего такта отрицательный импульс с элемента 5 передается на - выход 8 (второй результат умножения числа на два),45 На фиг.2 в четвертом-десятом тактах показана временная диаграмма умножения числа -13 +(-) 3 +1 3+1 3=+98,на два, результат умножения равен+ 1.3= +196 . Устройство работает1 оаналогично,формула изобретения Устройство для умножения троично го кода на два, содержащее шесть троичных элементов, причем выход первого троичного элемента соединен с первым и вторым суммирующими входами второго троичного элемента и с пер-. вым вычитающим входом третьего троичного элемента, первый суммирующий вход которого соединен с первым и вторым вычитающими входами второго...

Номер патента: 1495785

Опубликовано: 23.07.1989

Авторы: Богомаз, Жалковский, Лопато, Шостак, Шпаков

МПК: G06F 7/52

Метки: умножения

...33блока 8 хранения смещенных эквивалентов, Одновременно на входе 10 устройства устанавливается значение самой младшей тетрады преобразуемогочисла,При выполнении второй микрокоманды происходит обнуление регистров5.,-5,+, результата и триггеров 37 пе"реноса блоков 4 1-4 ,+, суммирования(сигнал У 10), в буферные регистры2 -2,и 3,-3, записываются значениятетрадных произведений с. выходов блоков 1 -1 (сигнал У 20), а в регистры б -б,операнда (также как и в первой микрокоманде) заносится двоичныйэквивалент веса второй преобразуемойтетрады (У 12 = а+1, У 21), Одновре"менно на входе 10 устройства появляется значение второй тетрады преобра"зуемого числа.510 15 го 30 35 40 45 50 55 В третьей микрокоманде выполняетсяумножение второго двоичного...

Номер патента: 1495786

Опубликовано: 23.07.1989

Автор: Монашкин

МПК: G06F 7/52

Метки: двоичных, кодов, последовательных, умножения

...10, На два другихего и-разрядные входы поступят логические произведения с выходов элементов И второй 5 и третьей 6 групп,причем на первый вход и-го разрядасумматора 10 поступит значение Хз Уз,на второй вход этого же разряда - попрежнему нуль; на первый и второйвходы (и)-го разряда - значенияХ,Уз и ХзУ; на первый и второй входы (и)-го разряда - Хз У,и Х, УПоэтому частичное произведение, Аор 1495786мируемое сумматором 10, в третьемтакте имеет вид(и)-го разрядовсумматора 7 в третьем такте;3- значение третьегоразряда 2 п-разрядного произведения,которое не используется.В начале четвертого такта (послесдвига регистра 8) значения разрядов 8и ьокажутся сдвинутымив регистре 8 на два разряда по отношению к разрядам сумматора 1 О, т,е,значение 8...

Номер патента: 1499334

Опубликовано: 07.08.1989

Авторы: Бузин, Георгиева, Додунеков, Зиновьев, Зяблов, Манев, Михайлов, Попов, Савельев, Стойнов

МПК: G06F 7/49

Метки: галуа, параллельное, поле, умножения

...И ис выходами 72 и 4 сумматоров 3-5-1,3-7-1, входы сумматора 3-7-3 соединены соответственно с выходами 6,11,16,32,35,37,39,44,49,52,57,63 и 64элементов И и с выходами 73 и 74сумматоров 3-7-2,. 3-7-1, входы сумматора 3-8 соединены соответственно с выходами 8,9,19,23,24,25,30,36,38,41,44,46,48,52,58,61,64 и 65 эле-ментов И и с выходом 73 сумматора3-7-2, вторые входы элементов И блоков 1-1, 1-21-8 ключей соединены с соответствующими входами множителя В(х), выходы групп сумматоровявляются выходами С(х) устроиства,Устройство работает следующим образом,Множимое А(х) и множитель В(х), как и в известном устройстве, представляются в виде выраженийй- л-А(х)=, а;х и В(х)=, Ь х, (1);-о :оВ данном случае а; и Ь равно двоичной 1 или О. Величину...

Номер патента: 1501043

Опубликовано: 15.08.1989

Авторы: Бохан, Дербунович, Либерг

МПК: G06F 11/26, G06F 7/52

Метки: умножения

...на выходе 12 устройства - 00.,00, На следующем шаге проводится проверка обоатных связей на замыкание линий. Для этого используются результаты предшествующей проверки, так как на выходах сумм сумматоров 2. четвертой строки все единицы, а на выходах переносов - все нули. Подав на вход 18 задания режима работы устройства сигнал "1", включаем обратную связь. Информация с выходов сумм и переносов сумматоров 2.х четвертой строки поступает на информационные входы сумматоров 11 первой строки. Через время Т считывается результат, который, если нет неисправностей, равен предыдущему, т,е, на выходах 10 и 11 устройства все единицы, а на выходе 1.2 устройства - все нули. Для проверки замыканий обратных связей на инверсных сигналах подается...

Номер патента: 1501044

Опубликовано: 15.08.1989

Автор: Лилеин

МПК: G06F 7/52

Метки: комплексных, умножения, чисел

...соответственно5 150104на входы 42 - 45 узла 16 сложения.На выходах 46 и 47 действительной имнимой частей результата получаемсоответственно Х=Х,-Уг, У=У, +Хг,т,е, узел 16 сложения выполняет опе 5Рацию С=С+1 Сг (С=Х+ь.У).Узел 31 вычитания работает следующим образом, Пусть на входы уменьшаемого и вычитаемого узла вычитанияпоступают комплексные числа С,=Х 1++хУ, и С =Х +Лг, где Х, и У, - соответственно действительная и мнимаячасти первого слагаемого, Хг и Усоответственно действительная и мнимая части второго слагаемого, Дейсттупают соответственно на входы 5053 узла 31 вычитания. На выходах 54и. 55 действительной и мнимой частей 20результата получаем соответственноХ=Х,+Уг, У=У(-Хг, т.е, узел 31 вычитания выполняет операцию...

Номер патента: 1501045

Опубликовано: 15.08.1989

Авторы: Прохоров, Шатилло, Явиц

МПК: G06F 7/52

Метки: умножения

..."0", разрешающий работу первой ступени, а к моменту "эмме+3 "микО на вход 7,3 подается сигнал "1", обеспечивающий запоминание информации на выходах одноразрядных сумматоров 3.1-3,п и запрещающий обработку сигналов, появляющихся на их информационных входах.Когда все К разрядов множителя В будут поданы, на входах 6,1-.6.3 устанавливается сигнал "0", а вычисление продолжается до получения всех и+К разрядов произведений С с выходов 9,1-9.3.формула изобретенияУстройство для умножения, содержащее матрицу из (шч и) элементов И и матрицу из (шп) одноразрядных сумматоров (и - разрядность первого операнда, ш - произвольное целое число), причем первые входы элементов И х-го столбца матрицы (ь=1п) соединены с входом соответствующего разряда первого...

Номер патента: 1501046

Опубликовано: 15.08.1989

Авторы: Баран, Шостак

МПК: G06F 7/52

Метки: умножения

...и передается через корректор транзитом. При умножении десятичных и двоичных чисел устройство работает следующим образом, причем на каждом такте обрабатывается восемь двоичных или две десятичных цифры первого сомножителя (множителя).1 004 40 Режим десятичного умножения.При десятичном умножении ца каждом такте работы устройства осуществ - ляется умножение вух десятичных5 цифр первого сомножителя, хранящегося в регистре 1, ца все цифры второго сомножителя, хранящегося в регистре 2. Так, в первом такте управляющий сигнал на входе 17 (значение которого для режима десятичного умножения равно единице) режима работы устройства разрешает формирование на выходах матрично го умножителя 4 четырех слагаемых, представленных в...

Номер патента: 1501047

Опубликовано: 15.08.1989

Авторы: Прохоров, Шатилло

МПК: G06F 7/52

Метки: умножения

...Таким образом, учитывается алгебраическийзнак множимого 4. Для обеспечения пр зильной работы устройства для умножения, максимального быстродействия, а также для обеспечения возможности считывания промежуточной информации и коммутации разрядов множителя В величина 1р должна определяться, исходя иэ следующей системы неравенств; Алгебраический знак множителя В Э 5 учитывается путем расширения разрядной сетки (т,е. подачи в последнихи тактах умножения на входы 8,1-8.4знакового разряда В) и начальнойустановки "1" по выходу переноса сум матора 5.4.При необходимости ускорения получения результата умножения используются выходы 13.1-13,2 п, на которых после и первых тактов получается 45 двухразрядный код старших разрядовпроизведения С,...

Номер патента: 1509875

Опубликовано: 23.09.1989

Авторы: Баран, Шостак

МПК: G06F 7/52

Метки: умножения

...Я большинствепрактических случаев блок суммирования представляет собьй либо двухвходовый, либо трехвходовый быстродействующий сумматор для сложения двоичных и десятичных чисел,При умножении двоичных и десятичных чисел устройство работает следующим образом,В режиме умножения чисел, представленных в двоичной системе счисления, по сигналу на входе 10 устройства блок 4 настраивается на формирование двоичных кратных, блок 9 суммирования настраивается на суммированиедвоичных чисел, а выходы коммутаторов8 соединяются со своими первыми входами, на которые поступают результатыпс выходов соответствующих узлов6, - 6тетрадного суммирования.Далее одновременно или последовательно во времени в регистры 1 и 2 загружаются и-разрядные (и = 4 в)...

Номер патента: 1509876

Опубликовано: 23.09.1989

Авторы: Демидов, Сабельников

МПК: G06F 7/52

Метки: накоплением, умножения

...11,будет загружен результат суммирова- .ния (вычитания) сдвинутого содержимого регистра 1 О и числа, хранившегосяв этой ячейке до начала такта. Впоследующих тактах первого этапа устройство работает аналогично. Для данного конкретного примера первый этап 55включает 8 тактов. Диаграммы управляющих сигналов представлены на фиг,2.Информация на выходах блоков устройства для первого этапа (и для двухциклов второго этапа) представленав табл. 1 (в шестнадцатиричной системе счисления, - произвольное состояние выходов).Результатом работы устройства на первом этапе является накопление в яцейках памяти блока 2 сумм частичных произведения. Содержимое блока 2 .-после первого этапа (а также после каждого цикла второго этапа) для даИ ного...

Номер патента: 1509877

Опубликовано: 23.09.1989

Авторы: Дрозд, Карпенко, Лацин, Минченко, Полин

МПК: G06F 7/52

Метки: двоичных, умножения, чисел

...в такте весовые функции с нечетным значением 1 с, а также сигнал с выхода первого разряда переноса сумматора 5, сигналы с выходов нечетных разрядов переноса сумматора 5, задержанные на регистрах 7 группы, и сигналы с выходов четных разрядов переносов сумматора 6, задержанные на регистрах 7 группы.Сигналы с выходов суммы второго и первого одноразрядных сумматоров 5 и 6 поступают соответственно на первый и второй информационные входы коммутатора 8, который под действием синхроимпульсов подключает, указанные сигналы на выход 18 устройства соответственно в первых и вторых половинах тактов,Таким образом, с выхода 18 устройства с удвоенной частотой следованиясинхроимпульсов снимается последовательный код произведения, причем впервых и вторых...

Номер патента: 1509886

Опубликовано: 23.09.1989

Авторы: Скворцов, Чистяков

МПК: G06F 7/68

Метки: умножения, частоты

...М). Таким образом, на выходе делителя 5 непрерывно Формируется код Ь = М/М, который поступает на информационные входы накапливающего сумматора 4, сбрасываемого в нулевое состояние при каждом пог.ступлении импульса с частотного информационного входа устройства, Схема 6 сравнения обеспечивает сравнение 1 текущего кода, Фиксируемого счетчиком 2, с кодом на выходе делителя 5. При равенстве этих кодов на выходе схемы 6 сравнения формируется выходной импульс, по которому код в накапливающем сумматоре возрастает на Ь. 1 Таким образом, частота импульсовна выходе схемы 6 сравнения равнат М= М Гюх )гт.е, обеспечивается перемножение частотного сомножителя на кодовый сомножитель.Поскольку в течение периода входного сигнала код М может...

Номер патента: 1515161

Опубликовано: 15.10.1989

Авторы: Баран, Шостак

МПК: G06F 7/52

Метки: умножения

...содержит регистры 1 и 2соответственно множимого и множителярегистр 3 произведения, узлы 4 преобразования двоично-десятичного кодав двоичный, матрицу узлов 5 умножения, узлы б двоичного суммирования,узлы 7 преобразования двоичного кодав десятичный и десятичный сумматор 8Составитель 13. ВаракинРедактор М.1 иткина Техред Л.Олийнык Корректор . Верняк Заказ 6277/46 Тираж 668 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5о Производственно-издательский комбинат "Патент", г.ужгорог, ул. Гагарина,101 5 1515М ния, в устройство введены 2 -- уэЧлов преобразования десятичного кода в двоичный, причем первые входы узлов умножения каждой строки матрицы обье 5 динены и...

Номер патента: 1515290

Опубликовано: 15.10.1989

Автор: Захарян

МПК: H02M 7/10

Метки: умножения

...и тот же),15 20 25 30 35 40 45 50 55 6После включения в момент Т, (см,фиг.8) источника электрической энергии 30 (см,фиг,5) конденсатор 5 заряжается (диод 1 открыт, диод 2 заперт), д к точке Е н ццтерндле времени То - С, прикладывается от источника 30 отрицательный потенциал.После момента , к точке Е прикладывается положительный потенциал,диод 2 отпирается (диод 1 заперт) иконденсатор 6 заряжается, С моментаколичество отрицательных зарядовна обкладке конденсаторд 5, подключенююго к точке Е, уменьшается, аэто принодит к увеличению потенциаладругой обкладки конденсатора 5 ивследствие этого положительные заряды с обкладки конденсатора 5 переходят ца обкладку конденсатора 11,заряжая конденсатор 11 до напряжения,превышающего напряжение...

Номер патента: 1517022

Опубликовано: 23.10.1989

Автор: Никитюк

МПК: G06F 7/49

Метки: галуа, поле, умножения, элементов

...а = ав поле Галуа СР (2 ).О Коды, соответствующие элементу а1000, одновременно подаются на входы блоков 2.1-2.15, на выходах которых формируются коды 1111 = 15.1517022Затем с помощью циклического компрессора происходит суммиронание единиц, выполняющееся параллельно по столбцам (фнг. 3). В каждом столбце содержится по 15 = 1111 единиц. Эти единицы записываются по диагонали так, что старший разряд суммы весов 2 оказывается записанным под цифраоми четвертого столбца, где содержатз10 ся цифры с весом 2 . Аналогично записываются результаты суммирования единиц с весами 2 , 2 и 2 . В реэультате после первого этапа суммирования из 15 слагаемых получается 4, которые суммируются на втором этапе. Аналогично на третьем этапе ныполняется...

Номер патента: 1517023

Опубликовано: 23.10.1989

Авторы: Кравец, Мельник, Москаленко, Седов, Цмоць, Шиллер, Явич, Якимов

МПК: G06F 7/49

Метки: комплексных, умножения, чисел

...КеА и мнимая1 шА части множимого А, а во входныерегистры 3 и 4 - соответственно действительная КеВ и мнимая 1 шВ частимножителя В. Числа А и В представлены в дополнительном коде,На первые, вторые, третьи и четвертые входы групп 7 и 9 коммутаторов поступают соответственно КеФ 152 КеА, 2 НеА и КеА. На первые, вторые,третьи и четвертые входы группы 8коммутаторов поступают соответственно 1 шА, 21 шА, 21 шл, 1 шА, а на первые,вторые, третьи и четвертые входыгруппы 1 О коммутаторов - соответственно 1 шА, 21 шА, 21 шА и 1 шА. Информацияс выходов (21 - 1)-го, 21-го и(21 + 1)-го разрядов регистров 3 и 4поступает на входы соответственногрупп 5 и 6 дешифраторов и устанавливает на их выходах коды Информация с выхода дешифратора 5 управляет...

Номер патента: 1517025

Опубликовано: 23.10.1989

Авторы: Акулова, Органов

МПК: G06F 7/52

Метки: двоичных, умножения, чисел

...произведенийРазности СС и Сз никогда не принимают отрицательные значения, так как уменьшаемые всегда больше или равны вычитаемым. Поэтому в устройстве нет необходимости в использовании обратных или до полнительных кодов для представления отрицательных чисел. Формул а из обретения20Устройство для умножения двоичных чисел, содержащее регистры множимого и множителя, первый и второй блоки формирования частичных произведений, первый и второй блоки суммирования 25 частичных произведений, о т л и ч а ющ е е с я тем, что, с целью сокращения аппаратурных затрат при больших значениях и (где п - количество двоичных разрядов в каждом из сомножите О лей), в него внедены первый и второй блоки формирования вспомогательных сумм и блок вычитания...

Номер патента: 1517039

Опубликовано: 23.10.1989

Авторы: Кричмара, Сердцев, Соколов

МПК: G06F 17/16

Метки: вектор, ленточной, матрицы, умножения

...Входные потоки д внешним устройством входы, как показано Каждый операцион няет следующую функ1517039 с = 1 с,%г О О 0 О Яд айаг а О О Ид а 82 21 О а, 92 Яу ного блока к другому. Рассмотрим порядок вычисления элементов вектора На третьем такте в третьем операционном блоке 1 вычисляется значениеа Ь на четвертом такте это знаичсцие записывается в третий регистр5, 11 а пятом такте частичная суммавписывается в элемент 2 задержки цатакт, в четвертом операционном блоке1 вычисляется а, Ь и суммируетсясо значением в элементе 2 задержки,ца шестом такте с, поступает на выхсд через такт вычисляется с, ит.д,Формула изобретения Устройство для умножения ленточной матрицы на вектор, содержащее в операционных блоков (в - ширина ленты матрицы), каждый...

Номер патента: 1522194

Опубликовано: 15.11.1989

Авторы: Бортник, Дзюбан, Осадчук, Прокопов

МПК: G06F 7/52

Метки: умножения

...устанавливается в режим передачи данных на третий вход. Вычисленное ранее значение (А+В)Р запоминается в регистре 16. На этом заканчивается первый этап выЧислений по формированию первого промежуточного результата в соответствии с формулой (2). Аналогично вычисляютсязначения произведений (С+Р)А и (-А+В)С по формулам (3) и (4) на. втором и 20 третьем этапах в соответствии с вре менной диаграммой. Необходимо только учитывать, что второй этап начинается на пятом такте и заканчивается на тринадцатом. При этом коммутатор 1 25 сигналом управления, поступающим на вход 21 устройства, устанавливается в режим передачи данных с четвертого и пятого информационных входов при вычислении значения (С+Р) в пятом такО те и в режим передачи данных с...

Номер патента: 1522202

Опубликовано: 15.11.1989

Автор: Меркуль

МПК: G06F 7/68

Метки: код, умножения, частоты

...периодарегулировки,Режим измерения начинается с гашения счетчика 6 и триггера 9, причем задним фронтом сигнала входнойчастоты г" х устанавливается в нулевое состояние триггер 8. Определениекода числа периодов выходной частотыза время периода входной частоты осу- .ществляется путем возбуждения счетноговхода счетчика б сигналами с выхода генератора 5,Счетчик б в режиме измерения работает в режиме прямого счета, причемв случае появления сигнала на выходесхемы 7 сравнения триггер 9 установится в состояние единицы, Установкатриггера 9 в состояние единиць харак,теризует, что в устройстве зафик- .сировано отрицательное рассогласование частот,Сигналам входной частоты Густройство переходит в режим регулировки ьВ режиме регулировки в зависимости...

Номер патента: 1522365

Опубликовано: 15.11.1989

Автор: Аксенов

МПК: H02M 7/10

Метки: умножения

...точкам соединения диодов 8, 9 и 9, 1 О соответст- а венно, Указанное соединение элементов устройства позволяет снизить время разряда конденсаторОв 3, 4 по сравнению с временем их заряда, при этом через управляющие переходы ключевых элементов протекает ток небольшой ве- Б личины, 1 ил.1522365 Составитель Л. УстинкинаРедактор М, Келемеш Техред И.дидык Корректор В.Кабаций Заказ 6977/54 Тираж 648 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 13035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.Ужгород, ул. Гагарина,101 равлейия тиристора 11 шунтированадиодом 17, цепь управления тиристора 12 шунтирована диодом 18. Количество зарядных цепей определяется требу-...

Номер патента: 1524046

Опубликовано: 23.11.1989

Авторы: Шевяков, Ширшова

МПК: G06F 7/52

Метки: n-разрядных, двух, умножения, чисел

...элементарные произведенияразрядов следующей группы, которые за тем суммируются вместе с переносом,сформированным в предыдущем такте.Таким образом, с окончанием подачи часть групп чисел устройство формирует младшую часть нх произведения.НЗа последующие - такта содержимое реКгистра 1 множителя остается без изменений, а из регистра множимого последовательно выписываются К-Разрядныегруппы множимого с заполнением освободившихся ячеек этого регистра 1 знаком множимого, отрицательное значениекоторого представлено обратным кодом,Формула изобретения Устройство для умножения двух Н- разрядных чисел (И), содержащее И-разрядные регистры множимого и множителя, группу элементов И и и одноразрядных сумматоров, причем входы множимого...

Номер патента: 1529215

Опубликовано: 15.12.1989

Авторы: Шостак, Яськевич

МПК: G06F 7/52

Метки: умножения

...множимого), и буферных регистров первой группы и и буферных регистров второй группы, причем в.олы множителя и блоков вычисления разрядных значений произвеления соелинены с входом холов старших разрялов блоков 2 (лля первого коммутатора 5 - с второго вхола 9 коррекции устройства, на который подается нулевая информация). В результа.те этого образуется цепь последовательно сослиненных 0)оков 2. выполняюших фактически суммирование с распространением переноса содержимого буферньх регистров. В течение (гг-)-1)-го такта в Е-м блоке 2 Егроизволится сложение старшего редзряла произведения (1 -) -го блока 2, поступающего на вход множимого 1-го блока 2 через -й коммутагор 5 с выхода старших разрядов (1 -1) -го блока 2, умноженного на елин ицу,...

Номер патента: 1529216

Опубликовано: 15.12.1989

Авторы: Шостак, Яськевич

МПК: G06F 7/52

Метки: умножения

...-го блока 2, сформированного в предыдущем также и хранимого в (г+1)-м регистре 4, и старшего разряда произведения г-го блока 2, сформированного в предыдущем такте и хранимого в г-м буферном регистре 3.Сформированные младший и старший разряды произведения -го блока 2 с его выходов записываются в -е регистры 4 и 3 соответственно.После выполнения и первых тактов работы устройства на его вход 6 множителя поступает нулевая информация, на вход 7 подается потенциал, разрешающий прохождение переноса между блоками 2. В резуль тате этого в устройстве организуется цепь последовательно соединенных блоков 2 (последовательно соединенных линиями переноса сумматоров 13 блоков 2), используемая для быстрого распространения переноса.В течение (и+1)-го...