Патенты с меткой «умножения»

Номер патента: 1790786

Опубликовано: 23.01.1993

Авторы: Выжиковски, Каневский, Клименко, Овраменко

МПК: G06F 15/347

Метки: матриц, умножения

...в регистр 16,1,1, В регистр 12,1,1 записывается элемент б 11, а элемент с 11 передается в вычислительный модуль 2.2,2 и записывается в регистр 15,2,2, В сумматоре 9,2,2 вычислительного модуля 1,2.2 получаем а 11 Ь 1 з+а 12 Ь 2 з+а 1 зЬзз= = б 1 з и элемент б 1 з записывается в регистр 12.2.2, С выхода сумматора 9.2.3 вычислительного модуля 1.2.3 получаем аз 1 Ь 1+аз 2 Ь 22 и эта сумма записывается в регистр 10.2.3. В регистры 6.2,3 и 7.2.3 записываются Ьз 1 и азз. В сумматоре 9.2.1 вычислительного модуля 2.2.1 получаем сумму55 б 22 с 21+О, которая записывается в регистр 10.2,1, В регистр 12,2.1 записывается б 22. В сумматоре 9,2.1, В регистр 12.2.1 записывается б 22. В сумматоре 9.3,2 вычислительного модуля 1.3,2 получаетсяаз 1...

Номер патента: 1793446

Опубликовано: 07.02.1993

Авторы: Косьянчук, Лиходед, Соболевский, Якуш

МПК: G06F 15/347

Метки: матриц, умножения

...элементов И 27 открыта), элемент Ь - в регистр. 221, элемент Ь (записанный в регистре 21 о)переписывается через открытую группу эле 50 ментов И 28 и группу элементов ИЛИ 30 врегистр 211, элементы из регистров 21 и 22( = 1, 0-.1) переписываются соответственнов регистры 21 р+) и 22(н.), на выходе тумножителя 15 формируется значение (а Ь ), на вы 55 ходе сумматора 16 - значение С + а Ь.которое через регистр 20 выдается на выход 32.В четвертом режиме работы т, тг =1793446 гистре 19 при т =-1, подается на вход умножителя 15, на второй вход котоого подается через регистр 211 элемент Ь, На выходесумматора 16 формируется значение(С + а Ь ), Из регистров 21 и 22 осуществляется перезапись элементов соответственно в регистры 21(+1) и...

Номер патента: 1797112

Опубликовано: 23.02.1993

Авторы: Шостак, Яськевич

МПК: G06F 7/52

Метки: умножения, чисел

...может быть конструктивно выполнена в виде операционного модуля (на фиг.1 показан штрих-пунктирной линией), реализованного, например, как большая интегральная схема. Устройство для умножения чисел работает следующим образом.В исходном состоянии буферные регистры 3, 4 и регистры 15, 16 блоков 5 обнулены, в регистре 1.хранится без знака р-разрядный 2"-ичный код множимого (пЕ - разрядный двоичный код), Здесь предполагается, что множимое и множитель представлены в двоичнокодированной 2"-ичной системе счисления, т,е. каждый разряд какмножимого, так и множителя представляетсобой набор из к двоичных цифр, Умножение е устройстве осуществляется эа 2 п+ттактов.10 15 20 25 30 35 40 45 50 55 В каждом из и первых тактов работы устройства на его вход...

Номер патента: 1797114

Опубликовано: 23.02.1993

Авторы: Кожевников, Скворцов, Шевцов

МПК: G06F 7/68

Метки: умножения, частоты

...выходом второго триггера и с тактовым входом регистра, а второй вход первого элемента И-НЕ соединен с первым входом второго элемента И-НЕ, тактовыми входами делителя частоты и управляемого делителя частоты, счетным входом счетчика и выходом второго элемента НЕ, вход которого соединен с выходом генератора тактовых импульсов, второй вход второго элемента И-НЕ соединен с выходом третьего элемента И-НЕ и является выходом устройства, первый вход третьего элемента И-НЕ соединен с выходом второго элемента И-НЕ и с входом разрешения счета счетчика и с первым входом четвертого элемента И-НЕ, второй вход которого соединен с инверсным 10 выходом второго триггера, а выход четвертого элемента И-НЕ соединен с входом первого элемента НЕ, выход...

Номер патента: 1797115

Опубликовано: 23.02.1993

Авторы: Кожевников, Скворцов, Шевцов

МПК: G06F 7/68

Метки: умножения, частоты

...со вторым входом третьего элемента И-НЕ, третий вход которого соединен с выходом управляемого делителя частоты, выход делителя частотыэлемента НЕ, выход которого соединен с вхо-дом разрешения перезаписи делителя частоты 10 15 20 устройства и по переднему фронту тактового импульса в первый триггер 3 записывает ступают на тактовый вход второго триггера4 и на второй элемент НЕ 14. По переднему 30фронту тактового импульса переключается 35 40 соединен с входом разрешения счета счетчика и с первым входом четвертого элемента И-НЕ, второй вход которого соединен с выходом первого элемента И-НЕ, а выход четвертого элемента И-НЕ соединен с входом первого и входом установки в ноль счетчика.На чертеже представлена функциональная схема...

Номер патента: 1801224

Опубликовано: 07.03.1993

Авторы: Выжиковски, Каневский, Клименко, Овраменко, Юн

МПК: G06F 15/347

Метки: матриц, умножения

...20.3 выдается произведение с 1 збз 1 ипоступает в сумматор 24.3, с выхода которого сумма с 11 б 11+ с 12 б 21+ с 1 збз 1 = т 11 записывается в регистр 25.3, Элемент с 1 ззаписывается в регистр 22,3, а элемент бз 1 - в блок регистров 19.3,В пятнадцатом такте в вычислительном модуле 5 1 с выхода умножителя 20,1.поступает с 2 збзз и в сумматоре 24.1 суммируется с нулем и записывается в регистр 25,1, с записывается в регистр 25,2, Элемент а 12 записывается в регистр 22.2, элемент Ь 21 - в блок регистров 19,2, В вычислительном модуле 1,3 с выхода умножителя 7.3 выдает ся произведение а 1 зЬз 2 и поступает в сумматор 13,3, с выхода которого выдается сумма а 11 Ь 1 г+ а 12 Ь 22+ а 1 зЬзг = б 1 г и записывается в блок регистров 19.3....

Номер патента: 1803914

Опубликовано: 23.03.1993

Авторы: Шостак, Яськевич

МПК: G06F 7/52

Метки: умножения

...к младшим двоичным разрядам получившегося при этом 2 -разрядного произведения старшего 2 -ичного разряда1(1-го блока 2, сформированного в предыдущем такте и поступающего на вход первого слагаемого с выхода 11 -го регистра 3, а к старшим двоичным разрядам - младшего 2 -ичного разряда (1+ 1)-го блока 2, сформикрованного в этом же такте и поступающего на вход второго слагаемого 1-го блока 2 с выхода 10 ( + 1)-го блока 2. Причем, как видно из фиг, 4, подсуммирование второго слагаемого в блоке 2 осуществляется после того, как сформирован его младший разряд результата, который при дальнейших преобразованиях не изменяется, Сформированный -м блоком 2 старший разряд произведения в многорядном коде записывается в -й буферный регистр 3....

Номер патента: 1803915

Опубликовано: 23.03.1993

Авторы: Кожевников, Скворцов

МПК: G06F 7/68

Метки: умножения, частоты

...обеспечивается достоверное функционирование устройства. Если частотатактовых импульсов 1 Т, а период входногосигнала (время между передними фронтамивходного сигнала) Тх, то за это время в счетТвхттчике 8 будет сформирован код М -- , где22 - коэффициент деления частоты тактовыхимпульсов делителем частоты, Этот код пе 12 и шину 13 потенциала "логической единицы", соединенные между собой функционально. 1 ил. реписывается в регистр 2, выходной код которого определяет коэффициент деления частоты тактовых импульсов управляемым делителем 9 частоты, Появление нулевого сигнала на выходе переноса этого счетчика обеспечивает переключение элементов И - НЕ 6 и 7, выходной сигнал которых используется в качестве выходного сигнала всего устройства и...

Номер патента: 1804648

Опубликовано: 23.03.1993

Автор: Тузовская

МПК: G09B 23/02

Метки: заучивания, таблицы, тренажер, умножения

...под щей ячейке 3 на- выкладывается ф, ,3 ъ ми ны Далее оп множителям всей ячейки 3 Начинаю на тренажере жаемых цифр памяти, а с ис Потом пр мять, сверяя лицей умножния по ач к ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕВЕДОМСТВО СССР(54) ТРЕНАЖЕР ДЛЯ ЗАУЛИЦЫ УМНОЖЕНИЯ(57) Изобретение относитсябиям по арифметике. в частния таблицы умножеиспользоваться как настол Правило применения тр чается в том, что получив з определенный столбик табл выбирается стрелка 6 с перв цифрой и устанавливается н Затем, стрелка 6 поворачива совмещения со второй умно обозначенной на внутренне ячейкой 3. В соответствую против стрелки 6 из фишек 7 результат,ерация повторяется с друи, пока не будут заполннаружной секции 2,т изучать таблицу умножепутем простого подбора уи...

Номер патента: 1807481

Опубликовано: 07.04.1993

Авторы: Шостак, Яськевич

МПК: G06F 7/52

Метки: умножения

...выходах 14 и 15 -го узла 1 формируются соответственно старший и младший разряды двухразрядного произведения соответствующего разряда множителя, поступающего на его вход множителя с входа 7 устройства, на 1-й разряд множимого, поступающий на его вход множимого с -го разряда входа 8 устройства. Младший разряд произведения /- го угла 1 Д = 2, . и) поступает на вход первого слагаемого Д - 1)-го сумматора 2, а младший разряд произведения первого узла 1 - на вход первого слагаемого первого сумматора 3. Эти младшие разряды суммируются с соответствующими разрядами суммы частичных произведений, сформи рован ными в и редыдущем такте и хранимыми в ссответствующих регистрах 4. В сумматорах 2, кроме того, подсуммируются соответствующие разряды...

Номер патента: 1807484

Опубликовано: 07.04.1993

Авторы: Журавлев, Ирхин, Краснобаев, Куцый, Приходько, Фоменко, Чичеватов

МПК: G06F 7/72

Метки: модулю, умножения, чисел

...входе последнего блока 11 элементов И имеем (А 2)глоба = А. Второй сомножитель В в двоичном коде поступает на первый вход второго 2 блока элементов И и на вход дешифратора 3, выходы которого, соответствующие превышению числа единиц над нулями в двоичном его представлении соединены с входами второго 4 элемента И. В данном случае сигнал поступит с выхода второго элемента НЕ на второй вход второго 2 блока элементов И и на второй вход пятого 9 элемента И, Второй сомножитель В в двоичном коде поступает через второй 2 блок элементов И и далее через второй 10 блок элементов ИЛИ на соответствующие вторые входы блоков 11 .элементов И группы, На первые входы блоков 11 элементов И группы поступаетсигнал с выходов разрядов первого кольцевого...

Номер патента: 1807499

Опубликовано: 07.04.1993

Авторы: Аванесян, Айдаров, Антоненков

МПК: G06F 15/347

Метки: матриц, умножения

...код адреса с номером один (фиг. За, в), Блок 1.1 памяти, все еще находящийся в режиме чтения, через время тпосле смены состояния счетчика 10 переходит в режим записи(фиг. 2 б). В результате по первому адресу записывается ранее вычисленная сумма Ь 11, Далее, после того как вершина импульса на выходе элемента 15 (фиг. 2 б) полностью сформируется, блок 1,1 переходит в режим чтения, причем по прежнему адресу, Считанный операнд Ь 11 просуммируется также с Ь и результат 2 Ь 11 с приходом следующего тактового импульса зафиксируется в регистре 4.1, а позже через время т запишется в блок 1,1 по второму адресу. Аналогично вычисляются и записываются величины ЗЬ 1, 4 Ь 11, , (2"- 1)Ь 11,Рассмотренные операции совершаютсяпараллельно для всех блоков...

Номер патента: 1817091

Опубликовано: 23.05.1993

Авторы: Баран, Шостак

МПК: G06F 7/52

Метки: умножения, чисел

...23 десятичного сумматора 21, На выход 25 регистра50 22 поступает старшая десятичная цифра, навыход 26 - младшая. Регистр 22 может бытьпостроен на двухтактных синхронных ОЧтриггерах с асинхронными входами установки в ноль,55 Блок 7 приведения работает следующим образом.На входы блока 7 с выходов 16 и 17,соответственно первого и второго буферных регистров 5 подаются два результата вдвоичном коде. Далее, на первом и второмдвоичных сумматорах 19 осуществляется их суммирование со значениями младшей (подается с выхода 26) и старшей (подается с выхода 25) тетрад регистра 22 соответственно, Полученные на выходах сумматоров 19 суммы преобразуются на преобразователях 20 из двоичного кода в десятичный. Затем на десятичном сумматоре 21...

Номер патента: 1829111

Опубликовано: 23.07.1993

Авторы: Пикин, Тихонов

МПК: H03K 5/156

Метки: умножения, частоты

...на управляющемвходе коммутатора 3, с его выхода на счетный вход умножающего счетчика 4 поступает поделенная на заданный коэффициент,кратный 2, частота тактового генератора 1(фиг.2 в, г),Если при положительном (единичном)перепаде поделенная тактовая частота проходит на вход первого счетчика 7, то на втором счетчике за это время хранится код, пропорциональный длительности отрицательного (нулевого) перепада входного сигнала и наоборот, При этом перед каждым заполнением счетчиков 7 и 8 они попеременно сбрасываются сигналами с выходов первого - 11 и второго - 12 формирователей сброса. (Первый формирователь 11 работает от заднего фронта импульса, второй формирователь 12 - от переднего фронта. Код с параллельных выходов первого - 7 и...

Номер патента: 1833866

Опубликовано: 15.08.1993

Авторы: Романов, Шпаков

МПК: G06F 7/52

Метки: умножения

...по методуцифрового четверть квадратного перемножения, основанному на равенстве:Х У -- (Х+ У) (Х У)-х+у (х+чЯ4 4Это выражение можно также представить в виде: Х у=(Х+У)2 (Х-У)Алгоритм функционирования устройства для умножения представлен на рис, 2,5 Операнды Х и У разрядности п, участвующие в операции умножения, поступают свходных регистров 6 и 7, соответственно, навходы сумматоров 1, 2, причем на вход сумматора 2 операнд У подается с инверсного"0 выхода входного регистра 7, На их выходахполучаются величины, равные А = Х+ У иВ - Х+ У. Селектором 4 выходы сумматоров1 и 2 поочередно подключаются к входу блока 3 памяти, причем поступают они без15 младшего разряда (т.е. сдвинуты на 1 разряд вправо), что равносильно выражениямХ+ У Х - У22, в...

Номер патента: 1833867

Опубликовано: 15.08.1993

Авторы: Селезнев, Стрелецкий

МПК: G06F 7/52

Метки: умножения

...части не равна нулю. В этом случае выражение(5) остается неизменным и из его анализа вытекает необходимость прибавления к. старшей части сомножителя единицы (Х 14).Таким образом, суть коррекции сомро,жителя заключается в следующем:а) Если сомножитель отрицательный иего младшая часть не равна нулю, знак младшей части остается неизменным и к старшей части сомножителя прибавляется 50 единица;б) Если сомножитель отрицательный иего младшая часть равна нулю, знак младшей части инвертируется, старшая часть остается неизменной.в) В случае продолжительного сомножителя коррекция сомножителя не производится,Устройство работает следующим образом:10 20 2530 35 40 50 а) Если сомножитель отрицательной (знаковый разряд находится в состоянии лог, 1 и...

Номер патента: 1835548

Опубликовано: 23.08.1993

Авторы: Выжиковски, Каневский, Кириченко, Клименко, Овраменко

МПК: G06F 15/347

Метки: матриц, умножения

...и 7.1,2 соответственно переписываются в регистры 5 1.2 и 6.1,2, а в регистры 4.1.2 и 7.1,2 поступают элементы абаз и Ьз 1, которые также поступают на входы умножителя 3,1,2, с выхода которого произведение а 1 зЬз 1 поступает в сумматор 8.1,2, с выхода которого выдается сумма а 1 Ь 11+ а 1 зЬз 1, которая поступает в регистр 11.1.2. В вычислительном модуле 1.2.2 с выходов регистров 4,2.2 и 7.2.2 элементы аз 2 и Ь 21 соответственно переписываются в регистры 5.2.2 и 6.2.2, а в регистры 4.2.2 и 7.2,2 соответственно поступают элементы а 2 з и Ьз 2, которые также поступают в умножитель 3.2.2, с выхода которого произведение а 2 зЬз 2 поступает в сумматор 8.2.2, с выхода которого сумма а 21 Ь 12+ а 2 зЬз 2 поступает в регистр 11.2,2. В...

Номер патента: 1836681

Опубликовано: 23.08.1993

Авторы: Делик, Пахомов, Писклаков, Фесенко

МПК: G06F 7/68

Метки: умножения, частоты

...измерения периода в регистр5, а со второго выхода - установке схемы 2в Исходное состояние, Код Иип с выхода 10регистра 5 поступает на адресные входыблока 6 памяти. Коды, занесенные в блок 6памяти, выбраны таким образом, что прилюбом значении Мил частота на выходе двоичного умножителя 4 в постоянное числораз (например, в М раз) выше значенияВХОДНОЙ ЧаСтотЫ 1 х.Реализация соотношение вью = 1 хМ(Ивых -выходная частота двоичного умножителя 4)обеспечивается выбором параметров отдельных его узлов в зависимости от диапазона и значений входного сигнала,требуемого коэффициента умножения и погрешности,Статическая характеристика устройстваМ-2 пгде и - разрядность двоичного умножителя130Й - код на информационных входахдвоичного умножителя 4,5 оМ...

Номер патента: 1837284

Опубликовано: 30.08.1993

Авторы: Бондаренко, Евстигнеев, Кошарновский

МПК: G06F 7/72

Метки: s-ичных, остаточной, позиционно, системе, счисления, умножения, цифр

...обьединены с соответствующими выходами блокасравнения с константой 24 и являются выходом переноса сумматора 8.Блок 24 сравнения с константой представляет собой блок постоянной памятиобьемом (ЗЯ-З х 1 бит,Блоки 13, 14 хранения констант конструктивно аналогичны блокам 1, 2 хранения10 констант,В основу работы устройства для умножения Я-ичных цифр в позиционно-остаточной системе счисления положеноследующее,15 Запишем произведение двух 3-ичныхцифр в виде: 1а 1 Ьо Л-С 13+ Со, аоЬо 3=04 Л+бо, (2) 25где а 1 Ь - значения Я-ичных цифр сомножителей;Я - основание внешней позиционнойсистемы счисления.Сгруппируем из (2) члены с одинаковыми весами г 1 3 = С 13 + с 13, го = Со + Оо (3) Соединяя (1) и (3), получим аЬ =(а 1 Ь 1+ с 1)3+(аоЬо+ го) . (4)...

Номер патента: 1779180

Опубликовано: 27.05.1995

Авторы: Косьянчук, Лиходед, Тиунчик, Якуш

МПК: G06F 17/16

Метки: матриц, умножения

УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ МАТРИЦ, содержащее m вычислительных модулей первого типа (m фиксированное число, m n, n размерность перемножаемых матриц), причем первый и второй информационные входы и первый настроечный вход устройства соединены соответственно с первым и вторым информационными входами и первым настроечным входом первого вычислительного модуля первого типа, первый и второй информационные входы и первый настроечный выход i-го вычислительного модуля первого типа (i 1, m 1) соединены соответственно с первым и вторым информационными входами и первым настроечным входом (i + 1)-го вычислительного модуля первого типа, синхровходы m вычислительных модулей первого типа...

Номер патента: 938720

Опубликовано: 27.01.2000

Авторы: Сипайлов, Усачев, Хорьков

МПК: H02M 3/08

Метки: варианты, его, токов, умножения

1. Устройство для умножения токов, содержащее катушки индуктивности и механические коммутаторы, отличающееся тем, что, с целью упрощения и повышения надежности, введены разделительный диод и две цепочки, каждая из которых состоит из последовательно соединенных диодов, причем каждый диод одной из указанных цепочек соединен встречно-параллельно с одним из диодов другой цепочки через две катушки индуктивности, образуя мостовую схему, в которой между анодом одного диода и катодом другого диода включен механический коммутатор, катод разделительного диода соединен с катодом первого диода первой мостовой схемы, анод разделительного диода соединен с одним из входных выводов, а другой входной вывод...