Патенты с меткой «умножения»

Номер патента: 1667061

Опубликовано: 30.07.1991

Авторы: Шостак, Яськевич

МПК: G06F 7/52

Метки: умножения

...сумматора 7. На входах 19 и 20 устройства присутствует нулевая информация, обеспечивающая "нули" на информационном входе коммутатора 10 и на входе второго слагаемого сумматора 7.В первом цикле работы устройства в регистр 6 записывается дополнительный код множимого, младший разряд которого на (п+1) - м такте первого цикла при перенастройке коммутаторов 9, 10, 11 с выхода регистра 6 через коммутатор 11 подается на вход второго слагаемого блока 5, где суммируется с содержимым регистра 3 для дальнейшего участия в формировании (и+1) - го разряда результата, С выхода младшего разряда блока 5 значение этого разряда записывается в регистр 4,По окончании (и+1)-го такта первого цикла на вход 18 устройства подается потенциал, настраивающий...

Номер патента: 1667065

Опубликовано: 30.07.1991

Авторы: Коляда, Кукель, Ревинский, Селянинов

МПК: G06F 7/72

Метки: модулярной, системе, счисления, умножения, чисел

...части произведения, на информационный вход которого в это же время с выхода блока 10 задержки поступает код ф 1,ф 2 д - ) вследствие чего сумматор по модулю в 31.1 находит величину Н(В) = =1(В)+ Л (В)в( =1,2 К), Параллельно с этим модульные умножители 35,0 по модулю во и 35.1 по модулю т получают соответственно величины Но = МкНо(В)Но(А) во и ф Н(А)в ( = 1, 2, , К), которые записываются во вспомогательные регистры 37.0 и 37. (см, фиг, 4). По окончании. (Т + 2)-го такта группа блоков 18 суммирования вычетов получит набор вычетовЛо(С),Л 1(С) + й 1 (а 1,Р 1 ) 1 в,Лк(С) + йк(а - 1, Д - 1)вк, который на (Т + 3) - ем такте передается в блок 17 формирования старшей части произведения, На информационный вход блока 17 с вы 1667065 12хода...

Номер патента: 1668979

Опубликовано: 07.08.1991

Авторы: Баран, Шостак

МПК: G06F 7/52

Метки: умножения

...1 цифрами произведениясомножителей. Блок 6 содержит два двоичных сумматора 14, два преобразователя 15двоичного кода в десятичный, десятичныйсумматор 16 и регистр 17.Двоичный сумматор 14 в каждом тактеработы устройства осуществляется суммирование содержимого соответствующегобуферного регистра 5 со значением соответствующей тетрады регистра 17, сформированным в предыдущем такте работыустройства,Преобразователь 15 предназначен дляпреобразования результата, полученногона выходе двоичного сумматора 14, из двоичного кода в двоично-десятичный. Десятичный сумматор 16 предназначен длясуммирования результатов, полученных навыходах преобразователей 15, в двоичнодесятичном коде, Регистр 17 предназначендля хранения двух старших десятичныхцифр...

Номер патента: 1670685

Опубликовано: 15.08.1991

Авторы: Баран, Шостак

МПК: G06F 7/52

Метки: умножения

...сумматора ч 9, поступает на акод переноса последующего сумматора 49, В том случае, если иэ какой-либо тетрады сумматора 49 не возни кает перенос, то из данной тетрады на сумматоре 50 вычитается код 0110 путем суммирования с кодом 1010, сформированным на выходе элемента И 55. В качестве сумматоров 49 можно использовать быстро действующий 2 п-разрядный двоичный сумматор, например параллельно-параллельного типа. Рассмотрим работу устройства при ум ножении двоичных и десятичных чисел,В режиме умножения чисел, представленных в двоичной системе счисления, по сигналу на входе 7 выбора режима работы устройства блок 4 формирования кратных 50 множимого, матричный умножитель 5 и блок 6 суммирования настраиваются на работу с двоичными числами,...

Номер патента: 1672438

Опубликовано: 23.08.1991

Авторы: Нурутдинов, Столов

МПК: G06F 7/49

Метки: двух, конечного, поля, умножения, элементов

...4 результата устройства, п и-входовых элементов И 5 оп 1 И П П-ВХОДОВЫХ СУММатоРОВ бо-бппо модулю два,Каждая из линейных комбинационных схем К; состоит из совокупности и и-входовых сумматоров по модулю два и реализует умножение входного вектора 3 соответсттвенно на матрицы 1, АА"Элементы О управляются разрядами ао, а 1ап.1 ВЕКтОРа а.Сумматоры б,-бп.1 осуществляют суммирование по модулю два сигналов с соответствующих выходов разрядов линейных КОМбИНацИОННЫХ СХЕМ Ко, К 1 Кп,Устройство работает следующим образом.На п-разрядный вход 1 подается п-разрядный сигнал, соответствующий первому СОМНОжИтЕЛЮ/3=(Эо, Ь 1 Ьп), На П-раэрядный вход 3 подается и-разрядный сигнал, соответствующий второму сомножителю а= (ао, а 1 ап), При этом в линейной...

Номер патента: 1672441

Опубликовано: 23.08.1991

Авторы: Бобровский, Ерема-Еременко, Лезин, Марчук, Тищишин

МПК: G06F 7/52

Метки: умножения

...опера.ции умножения и сдзи; )дено нормдльном виде или с цс нг)1т )если 1 ни 2 Г)осуществлялся вцрднсПри выполнзнии оп;ции умноженияустройство рдбодзтледсюцим образом,В исходном согтояи регистры 1, 2. 11,12 обнулены (на ф 1 г 1 ц ги сГзрссд и питания не показаны), По синалдм блока 7 (ндвыходах 16, 17, 13, 24 18) 1 ножимое Х черезблок 9 поворота код; принилается нд регистр множимого 1, мн )житель У через кслмутатор 10 принилается нд оегистр 30множителя 2 и из бло д 7 н счетчик 8 принимаегся число циклов улнсженияВ каждом цикле улножения Х на очереднь е р рдзрядсн нд упрднлясние входы поступают сигзалы гдк, кдк это 35показано нд ф 1 4 Число циклон углножения равно К ирВ первом ( - 1) цикле по сигналу навыходе 21 блока 7 нд умнсжителях...

Номер патента: 1675879

Опубликовано: 07.09.1991

Авторы: Лопато, Шостак

МПК: G06F 11/10, G06F 7/52

Метки: контролем, умножения

...и множителя,В первом блоке 5 свертки по модулю дваформируется предсказываемая четность произведения в соответствии с выражениемР" = РхРу Э Рс 9 Рот(3 1, где Рх, Р - соответственно четностимножимого и множителя; Р - четность формируемых в блоке 3 переносов (или дублирующих переносов, если блок 3 построен на сумматорах с дублирующим переносом); Р - четность отбрасываемых разрядов частичных произведений.В блоке 6 свертки по модулю два формируется фактическая четность произведения. На вход блока 6 подаются все разряды суммы блока 3, а на выход 13 результата устройства поступают только старшие и раз-, рядов этой суммы.На узле 7 происходит сравнение фактической и предсказываемой четностей произведения, При их несовпадении формируется...

Номер патента: 1675901

Опубликовано: 07.09.1991

Авторы: Ковалив, Коноплянко

МПК: G06F 17/10, G06F 7/60

Метки: конечными, полиномов, полями, умножения

...состояние, и сигнал с выхода 22 сигнализирует о готовности результата вычислений, обеспечивая тем самым а-кратное повышение быстродействия устройства при выполнении данной операции.Формула изобретенияУстройство дпя умножения полиномов над коне:ными полями ОЦ 2"), содержащее сдвигающий регистр, первую и вторую группы из гп триггеров, с первого по п 1-й ключи, / первую и вторую группы из а) элементов И каждая, третью группу из а элементов И, первую группу из (а) сумма. горов по модулю два, вторую группу из гп сумматоров по модулю два, группу из гп элементов ИЛИ и блок определения старшего ненулевого разряда,причем входы с первого по п 1-й коэффициентов множителя устройства подключены соответствен; о к информационным входам с первоо по а-й...

Номер патента: 1675909

Опубликовано: 07.09.1991

Авторы: Ишмухаметов, Лукашенок, Ушаков

МПК: G06E 3/00, G06G 7/16

Метки: бигармоничные, синусно-косинусные, умножения, фотоэлектрическое, функции

...к источнику 34, а другой вход модулятора 30 подключен к выходной диагонали второго перемножающего моста 26 и другой вход модулятора 31 подключен к выходной диагонали первого перемножающего моста,Однотипные элементы устройства имеют идентичные параметры, Оптоэлектронная часть устройства заключена в светонепроницаемый корпус (не показан),причем ее отдельные тракты светоизолированы друг от друга, 1675909Фотоэлектрическое устройство для умножения на бигармоничные синусно-косинусные функции работает следующим образом.Высокочастотное напряжение неизменного уровня от источника 29 подается на электроды 25 и 27 источника 22 постоянного излучения, что приводит к возбуждению его электролюминесцентного слоя 26, в результате чего формируется...

Номер патента: 1677707

Опубликовано: 15.09.1991

Авторы: Грицык, Кожан, Стрямец

МПК: G06F 17/10, G06F 7/544

Метки: полиномов, умножения

...показателя степени в регистры 7 и 6 соответственно.Выгрузка результатов происходит в направлении, обратном направлению поступления данных,при подаче "1" на вход изменения режима работы, начиная с первой вычислительной ячейки. 5 10 15 20 25 30 35 40 45 50 Формула изобретения 1. Устройство для умножения полиномов, содержащее группу элементов И, сортирующие ячейки, умножитель и блок памяти, выход которого соединен с входом множимого умножителя, выход которого соединен с первыми входами элементов И группы, выходы которых являются информационным выходом устройства, информационный вход которого соединен с входом множителя умножителя, первый вход-выход предыдущей сортирующей ячейки соединен с вторым входом-выходом последующей сортирующей...

Номер патента: 1677709

Опубликовано: 15.09.1991

Авторы: Косьянчук, Лиходед, Соболевский, Якуш

МПК: G06F 17/16

Метки: матриц, умножения

...в обозначении а - индекс 1 в скобках указывает номер рекуррентного шага, а в обозначении а индекс 1 без скобок указываетномер такта работы устройства.Рассмотрим работу устройства для перемножения плотной (и х и)-матрицы А на ленточную матрицу В (п=4, р=З, а=2) (фиг,2),Состояние регистров 11 - 13 и 17 и формируемое значение на выходе сумматора 15 операционных блоков устройства приведены в таблице.Загрузка элементов аа в вычислительный модуль 5 осуществляется с второго по семнадцатый такты, загрузка элементов с)( 1) - с первого по шестнадцатый такты. В соответствии с организацией подачи элементов матрицы В (фигЗ), каждый элемент Ь 11 или нулевое значение подаются на соответствующий вход 31 и вместе с дополнительным (щ+1)-м единичным...

Номер патента: 1683016

Опубликовано: 07.10.1991

Авторы: Лопато, Шостак

МПК: G06F 11/10, G06F 7/52

Метки: умножения

...поступает значение четности множимого Рх, а по линии связи 11.2 - значение четности утроенного множимого Р. Если в устройстве блок 1 кратных контролируется по четности, то в качестве Р может быть использовано значение фактической или предсказываемой четности утроенного множимого, Если такой контроль не предусмотрен, то значение Рзх может быть получено, например, путем суммирования по модулю два значений переносов, формируемых в сумматоре блока 1. Совокупность элементов 33; - 36 предназначена для предсказания четности 1-го частичного произведения, формируемого в блоке 3 (11гп), Суммируя по модулю два в узле 37 значения четностей всех частичных произведений, на его выходе формируется значение предсказываемой четности массива частичных...

Номер патента: 1686457

Опубликовано: 23.10.1991

Автор: Ковалив

МПК: G06F 17/10, G06F 7/544

Метки: полиномов, полями, умножения

...с выхода тригера 15 поступает на первый вход элемента И 16 и второй вход элемента ИЛИ 14. Тактовые импульсы, поступающие на тактовый вход блока 9 управления, проходят при потенциале, равном логической единице на его первом входе режима, на выход элемента И 16 и поступают на второй выход блока 9 управления. Потенциал, равный логической еди.- нице на втором входе элемента ИЛИ 14, формирует на его выходе и информационном входе триггера 15 потенциал, равный логической единице. В этом случае триггер 15 может изменить свое состояние только при подаче потенциала, равного логической единице, на его вход установки в "0", Тактовые импульсы с второго выхода блока 9 управления поступают на тактовые входы всех триггеров 1, 2 и накапливающих...

Номер патента: 1688238

Опубликовано: 30.10.1991

Авторы: Прохоров, Шатилло, Явиц

МПК: G06F 17/16, G06F 7/52

Метки: умножения

...дополнительно, еще й тактов, что определяется временем сброса соответствующего регист"т л ра, хранящего разряды А . аатем осуществляется еще 2 щ тактов работы устройства (тест МИ), в которых на входы элементов И всех рядов матрицы 3 подаются два входных тестовых набора (в формате (аЬсд) ) 01 -- и 00 8, 1 Окоторым фа ктичес ки соот ветствуют 0100,0110,и 0010,0000 (табл.1,2),При тестировании не проверяетсяцепь сброса одноразрядных сумматоровматрицы последнего ряда, поэтому онадублируетсяЗначения установочнь 1 х тестов опеРандов (длЯ ПРимеРа табл,2) разрясти М устанавливаются за счет подачина входы 11.1-11 Л сигналов "0", навходы 12.1, 12,3, 12,5 сигналов н 1 ф,на входы 12,2, 12.4, 12,6 сигналов"0" (реализация установки описана ранее)...

Номер патента: 1689944

Опубликовано: 07.11.1991

Авторы: Акишев, Грушичев, Шароватов

МПК: G06F 7/49

Метки: два, кода, троичного, умножения

...первого такта согласно логике работы, записанной в таблице, он передается на первый вычитающий вход элемента 1, а также положительный импульс с входа 7 передается на первые складывающие входы элементов 1 и 2, тактовым импульсом второй Фазы положительный импульс с элемента 2 передается на первый вычитающий вход элемента 3 и первый суммирующий вход элемента 4, тактовым импульсом третьей Фазы отрицательный импульс (первый разряд результата умножения) и положительный импульс с элемента 3 и 4 - соответст" венно на вход 8 и первый вычитающий вход элемента 5. Тактовым импульсом первой Фазы второго такта отрицательный импульс с элемента 5 передается на второй вычитающий вход элемента 2,отрицательный импульс с входа 6 - на первый вычитающий вход...

Номер патента: 1689946

Опубликовано: 07.11.1991

Автор: Шостак

МПК: G06F 7/52

Метки: умножения

...- четности соответственномножимого Х и множителяу еР,Р 11, Р 1 - четности соответственнопервого И, второго И итретьего 1. слагаемых;Рс - четность переносов блока2 суммирования иличетность дублирующихпереносов блока 2, еслив нем используются сумматоры с дублирующим переносом),В качестве четности Р может использоваться значение старшего разряда третьего слагаемогоВ этомслучае вход 20 устройства подключается к его входу 11 третьего слагаемого.С помощью второго 6 и третьего 7блоков свертки по модулю два в устройстве образуется значение Фактической четности результата отдельнодля старшей и младшей частей результата),.которое сравнивается в четвертом блоке 8 свертки по модулю двас значением нредсказываемой четностирезультата. На основе этого...

Номер патента: 1691834

Опубликовано: 15.11.1991

Автор: Музыченко

МПК: G06F 7/49

Метки: модулю, умножения

...элемента с весами входов а = 2 ( = 11) и порогом К на последоваь 1тельно соединенных элементах И и ИЛИ. Выход блока соединен с входами разрядов выходного сумматора 8 с номерами, равными номерам единичных разряцов в двоичном представлении числа С = 2 - Кчто при К=5 составляет С=2 -5=:3, Всоответствииэ,- " этим выход порогового блока соединен с входами первого и второго разрядов сумматора 8, Если входной код узла 7 суммирования па модулк К равен или превышает 2 К, пороговый блок выполняют в виде мнагопорогового элемента 10, соединенного выходами с входами блока 11 формирования вычетов. Многопороговый блок элемент 10 имеет входы с весами 2 ( == О, 11-1) и порогами выходов А = К, 2 К а К (где а = - , гп - максимальное значение хода...

Номер патента: 1695307

Опубликовано: 30.11.1991

Авторы: Золотовский, Коробков

МПК: G06F 11/10, G06F 7/52

Метки: дополнительных, кодах, умножения

...А по модулю;операция)пв - некоторая операция выполняется по модулю й;Доп(Выч А) - отыскивается дополнение55 вычета Адой;2 стьЕмл - текущее значение старших имладших разрядов произведения, формирующихся на выходе сумматора 3;Выч(У) - вычет отработанных в -м шагеразрядов множителя;К 2,КЗ - коэффициенты;Я - знаковый разряд произведения из триггера 38.В узле 24 свертки формируется Выч Ест, в умножителе 31 он домножается на коэффициент К 2. В узле 27 свертки формируется Выч 2 мю и сумматоре 32 - левая часть выражения,В узле 30 свертки формируется Выч(У),в умножителе 35 он умножается на Выч(Х). Если триггер 38 в состоянии "0", произведение проходит через формирователь 39 безизменения. Если в триггере 38 код "1", в формирователь 39...

Номер патента: 1697078

Опубликовано: 07.12.1991

Авторы: Золочевский, Прохоров, Шатилло, Явиц

МПК: G06F 7/52

Метки: умножения

...неисправной области такова, что ее можно локализовать в пределах ц колонок матрицы, при соответствующем сдвиге операндов можно получить и правильных разрядов результата. Младшие п 1 разрядов результата из устройства не выводятся.Оценим величину возможной областинеисправн ых ячеек.45о Для и = 32 и ги = 32 величина ц = 25:вают условное "размыкание" устройства на границах рабочей области.Устройство может работать в двух режимах: при наличии локальной области неисправных ячеек матрицы 1 и без неисправных вычислительных ячеек матрицы 1.Устройство работает следующим образом Рассмотрим работу устройства в режиме без неисправных вычислительных ячеек матрицы 1, В этом случае перед началом вычислений на входы 7.1-7 т отключения строк и на...

Номер патента: 1697079

Опубликовано: 07.12.1991

Авторы: Глушков, Ирхин, Кононова, Краснобаев, Сахно

МПК: G06F 7/72

Метки: модулю, умножения, чисел

...регистра 5 сдвига, Первоначально в нулевом разряде регистра 5 записана единица, В соответствующий и-й разряд операнда В тоже записывается единица, Тогда через соответствующий блок элементов И 3 и через блок элементов ИЛИ 8 число (А 2" ) гпо п поступает на импульсный вход установки числа счетчика 9, Сигнал с элемента ИЛИ 10 открывает элемент И 11, и импульсы с входа 7 устройства поступают на вход разрешения сдвига разрядов регистра 16 и вычитающий вход счетчика 9. Через (А 2" ) тоба импульсов единица из нулевого разряда регистра 16 переходит в (А 2" ) вод т-й разряд, а содержимое счетчика 9 становится равно нулю, Тогда сигнал поступает через элемент НЕ 12 на элемент И 13. С входа 7 устройства один импульс поступает на вход разрешения...

Номер патента: 1698886

Опубликовано: 15.12.1991

Автор: Ковалив

МПК: G06F 7/49

Метки: конечными, полиномов, полями, умножения

...элемент поля, сдвиговый регистр 2, элемент 3 И и блок 4 поразрядного суммирования по модулю два, причем информационные входы блока 1 умножения на примитивный элемент поля являются входами устройства коэффициентов первого полинома-сомножителя, а информационные входы сдвигового регистра 2 являются входами устройства коэффициентов второго полинома-сомножителя; при этом выход сдвигового регистра 2 подсоединен к первому входу элемента 3 И, а выходы блока 4 поразрядного суммирования по модулю два являются выходами устройства коэффициентов результирующего полиномапроизведения, причем второй вход элемента 3 И подсоединен с объединенным тактовым входам блока 1 умножения на, примитивный элемент поля и сдвигового регистра 2 и является...

Номер патента: 1702362

Опубликовано: 30.12.1991

Авторы: Шостак, Яськевич

МПК: G06F 7/52

Метки: умножения

...разрядии произведения 1-го блока 1записываются В его регистры 28 и 29 соотВВТСТВВННО,Г 1 осле Выполнения и первых тактов рэ 55 боты устройства на его вход 12 поступаетнулевая информация и далее осуществляется еще дополнительно и тактов, в течениекоторых из устройства выводится с соответству.ощим преобразованием информация.хоэнимая в регистрах 28 и 29 блоков 1. Вы510 15 20 30 35 40 50 вод 2 и разрядного произведения сомножителей в устройстве осуществляется через его выход 17 по одному разряду в каждом такте, В данном случае на вход 11 коррекции устройства во всех его тактах подается нулевая информация. В тех же случаях, когда требуется получить округленное значение произведения, необходимо в первом такте работы устройства на его вход 11...

Номер патента: 1705821

Опубликовано: 15.01.1992

Автор: Шостак

МПК: G06F 11/00, G06F 7/52

Метки: умножения

...цифру информации, хранимой в регистрах 1 (на управляющий вход 16 подается код "10").Каждый коммутатор 2 может быть построен на мультиплексорах "3-1" 21 (фиг,3).Каждый блок 3 вычисления разрядных значений произведения является комбинационной схемой. реализующей функциюЕ = Х У+А+В,где Х. У - Ь-ичные цифры сомножителей блока 3;А, В - Ь-ичные цифры слагаемых блока 3.На выходах блока 3 (построенного по известной схеме) формируется две Ь-ичные цифры результата, 5 1015202530 в буферных регистрах 7. При этом в освобождающийся при сдвиге и-й б буферный регистр 7 записывается информация, присутствующая на входе 14 коррекции ус 35 тройства.Каждый блок 10 сравнения поразрядно сравнивает инфорглацию, хранимую с паре буферньх регистров 4 и 5. с...

Номер патента: 1709297

Опубликовано: 30.01.1992

Авторы: Горбенко, Дмитриев, Сныткин

МПК: G06F 7/49

Метки: галуа, полей, произвольных, умножения, элементов

...режимах блок 10 должен выдать:1) по первому групповому выходу - коэффициенты первообразного неприводимого полинома а(х); 12) по второму групповому выходу - коэффициенты полинома элемента А(х);3) по третьему групповому выходу - коэффициенты.полинома элемента В(х) для режима умножения или результата умножения - 15 элементы С(х) для режима формирования элементов поля.Блок 10,формирования полиномов и элементов мультипликативных групп совместно с блоком 11 микропрограммного уп равления работает следующим образом.На клавиатуре 45 оператором набирается программа работы устройства, коэффициенты первообразного неприводимого полинома а(х), коэффициенты полинома -25 элемента А(х) и коэффициенты полинома - элемента В(х). Программа работы...

Номер патента: 1709300

Опубликовано: 30.01.1992

Автор: Ковалив

МПК: G06F 7/49

Метки: конечного, поля, умножения, элементов

...подаются сигналы, соответствующие значениям коэффициентов первого и второго полиномов-сомножителей соответственно, а затем на тактовый вход устройства 101520 253035 выхода второго регистра 2 подсоединены к одноименным двум входам второй группы входов группы 5 блоков элементов.И, а тактовые входы регистров 1 и 2 - объединеныи являются тактовым входом устройствапричем информационные два входа первого регистра 1 объединены с одноименнымидвумя информационными входами первой группы информационных входов мультиплексора 4 и являются входами устройства коэффициентов первого полинома.-сомножителя, два информационные входы второй группы информационных входов мультиплексора 4 являются входами устройствакоэффициентов второго...

Номер патента: 1711152

Опубликовано: 07.02.1992

Авторы: Дрозд, Карпенко, Лацин, Минченко, Полин

МПК: G06F 7/52

Метки: двоичных, умножения, чисел

...разряды (начиная с первого, младшего) множимого и множителя соответственно. Причем вслед за разрядами первой пары сомножителей безпаузы аналогично поступают разряды последующих пар сомножителей, образуя их непрерывный поток.Под действием синхроимпульсов СИ 2 поступающих на вход сдвига регистра 3 множимого, разряды множимого продвигаются в каждом такте в регистре 3 множимо.го на одну позицию в сторону старших разрядов, Разряды множителя вдвигаются в регистр 4 множителя через триггер 1, в который разряды записываются по синхросигналам СИ 2, а в регистр 4 множителя вдвигаются по инверсным синхросигналам СИ 2 с задержкой на полтакта (фиг.2), на одну позицию в сторону младших разрядов регистра 4 множителя, 35 40 складывает их с учетом...

Номер патента: 1566981

Опубликовано: 07.02.1992

Авторы: Проклов, Соколовский

МПК: G06E 1/04

Метки: вектор, матрицы, умножения

...е;ду лцнцями генерации блока генераторов и источника Начало генерацил излучения совпадает . Моментом, когда акустическая полна занимает п акустцчской ячейке Окно, необходимое для дифракции с заданными параметра.и, Спет с помощью 30 блока ввода иэлучечия и акустооптический модулятср 8 пподят з вслцопод 4, где сн испытывает ксллицеарцую динракцию ца акустических волнах, отклоняясь в подползу 5 и каждом диФ- рякциоццом состояли с интенсивностью, п 1)спсрцис 1 яльисй прсиээедан 1 ПО мощнсс ти а)устической волны данной частоты ца интенсивность света данной дллы волны, При этом условие (1) выбора 40 частот энука и света приводит к тому, что свет дли:ы полны , ди 1)рагруя на тре: акустически: пучках, отклоняется в диАракц:сивые состояния,...

Номер патента: 1714592

Опубликовано: 23.02.1992

Авторы: Богаевский, Прохоров, Шатилло, Явиц

МПК: G06F 7/52

Метки: умножения

...Ь - двоичный разряд множителя, с - разряд частичного произведения, д - разряд переноса,Для исчерпывающего тестированияФункциональных модулей в составе вычислительной ячейки необходимо 1 Отестовых входных наборов, вторые вФормате (аЬсд; представлены на Фиг.5,причем восемь тестовых наборов дляисчерпывающего тестирования одноразрядного трехвходового сумматора(Т, ) и два входных тестовых набораиз четырех (ТИ) для исчерпывающеготестирования двухвходового элемента Ивычислительной ячейки, которые не покрываются Т;Е,йа Фиг. 6 приведен пример распре"деления входных тестовых наборов вФормате (аЬсд для развернутой во времени замкнутои конвейерной матрицытт гтт тК К В в воооов Я. 1 00 К = 000 Й+тшВ равна К,дополниостаточное дляактике...

Номер патента: 1714593

Опубликовано: 23.02.1992

Авторы: Шостак, Яськевич

МПК: G06F 7/52

Метки: умножения

...когда требуется получить округленное50 произведение, необходимо в первом циклеработы устройства на его вход 10 податькорректирующую информацию (для округления 2 и-разрядного произведения и-разрядных сомножителей, представленных в55 двоично-кодированной шестнадцатиричнойсистеме счисления необходимо подать впервом цикле работы на вход 10 двоичныйкод 1000), Зто позволяет осуществить округление результата беэ дополнительных временных затрат, Кроме того, вход 10 можетбыть использован также для введения результирующей коррекции по знакам множймого и множителя в случае умножения чисел в дополнительном коде.11. Если устройство содержит встроен ные средства непрерывного контроля его 10 15 устройства подаются сигналы, настраивающие коммутаторы 6...

Номер патента: 1714595

Опубликовано: 23.02.1992

Авторы: Бобровский, Прохорович

МПК: G06F 7/52

Метки: умножения, чисел

...суммированиясумматора 5 и входом разрешения записирегистра 9.Регистр множимого 1, п-разрядный, 45предназначен для хранения множимого Х,представленного в дополнительном коде:лХ = - х 1+ х 21=,2 50Регистр множителя 2, п+1 разряднцй,предназначен для хранения множителя У,представленного в дополнительном коде Уи- - у 1+ Р у 21, причем сдвиг осущеет=2. %вляется в сторону младших разрядов на рразрядов,Умножители 313 к предназначены длявычисления очередных элементарных произведений Х /С;/ 1- 1,К, где Х; - код образованный 1-й группой р разрядов кодаХ; С 1 - р - разрядный код модуля величиныС 1. Умножители имеют по два информационных р-разрядных входа и 2 р-разрядные информационные выходы. Умножители могутбыть реализованы, например, в...