Многоканальное резервированное запоминающее устройство

Номер патента: 911613

Опубликовано: 07.03.1982

Авторы: Данилин, Пашкова, Попель, Хомутов

МПК: G11C 29/00, G11C 7/00

Метки: блоков, записи, памяти, постоянной, программируемых

...дешифратором 15 в позиционный код и вызывает считывание соответствующегослова в виде двоичного кода из блока 16,Отличия режима программирования от режима входного контроля следующие: добавление единицы в регистр 2 проводится по команде из блока 1, а, не из задающего генератора 5; один из каналов синхронизации выбирается для организации паузы после программирования, так как,например, биполярные схемы программируемых постоянных блоков памяти требуют значительную паузу после программирования каждого бита в режиме программирования в течение паузы проводится контроль правильности программирования в зависимости от типа схемы программируемого блока 12 после каждого бита или всего слова 1 задающий генератор необходим только для...

Номер патента: 1049984

Опубликовано: 23.10.1983

Авторы: Кузнецова, Лукьянович

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...на входы .третьего 13 и первого информационного регистра четвертого 14 коммутаторов. С помощью первый выходк третьему входу вто- команд отдешифратора 4, дешифрируюрого коммутатора, а второй выход - щего команды от ЦВМ сигналы ср ьему входу блока управлений, 10 дов коммутаторов 13 и 14 последовавторой информационный регистр, пер- тельно поступают на входы первого вый выход которого соединен с вторым накопителя 11, где хранятся адреса, входом блока сравнения, а второй вы- и второго накопителя 12, вде хра- . ход в . с четвертым входом второго ком- нится числовая информация. Выбор адмутатора, счетчик адреса, первый вход 15 реса записи в накопители 11 и 12 прокоторого подключен к третьему выходу изводится сигналами, поступающими блока...

Номер патента: 584338

Опубликовано: 15.12.1977

Авторы: Кожевникова, Полевик, Усанов

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...3, соединенному с выходом блока 10.Выход блока 4 соединен со входом блока 9. 5Устройство может работать в трех режимах, задаваемых блоком управления: режимеподсчета контрольных сумм блока постояннойпамяти, режиме проверки сравнением и режиме автономной проверки блока оперативной памяти,В режиме подсчета контрольных сумм блок7 управления обеспечивает сложение в блоке3 подсчета контрольных сумм информации,считываемой из блока 14 по адресу, задаваемому счетчиком 8, Интервалы адресов, в пределах которых суммпруется информация, задаются блоком 7 автоматически. Результатызаносятся в блок 4 оперативной памяти с последующей выдачей их на печать через блок9 вывода.Зная эталонные контрольные суммы блока14, можно определять массив...

Номер патента: 613406

Опубликовано: 30.06.1978

Авторы: Калиниченко, Лукьянович, Супрун

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...блока 5 приема чисел и одному извходов блока б,выдачи чисел, другой вход которого соединен с выходом дешифратора 1команд. Вход дополнительного счетчика 7подключен к выходу блока 3 управления, авыходы счетчика 7 соединены соответственнос входами блока 5 приема чисел и блока 3управления.Работает устройство следующим образом.Код начального адреса обращения к контролируемому блоку постоянной памяти из памяти ЦВМ с помощью команд от дешифратора 1 поступает в счетчик 2 адреса. По команде ЦВМ от дешифратора 1 сигналы блока 4задания программы через блок 3 управленияодновременно поступают на счетчик 2 адресаи дополнительный счетчик 7. Производится 2 йобращений по 2 й последовательным адресамк контролируемому блоку постоянной памятина его...

Номер патента: 682952

Опубликовано: 30.08.1979

Авторы: Гартаницкий, Ломанов

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...а визуальным поразрядным сравнением состояний элементов индикации регистров числа определяется разряд числа контролируемого блока 4, в котором произошел сбой.При равенстве кодов чисел, считанных при обращении по первому адресу, после автоматической установки О регистров 13 и 16 числа последующими импульсами СИ 1 осуществляется контроль кодов чисел по другим адресам (кодам счетчиков тактов).При обращении к блоку 4 по последнему такту каждой программы с обмотки 8 дополнительного разряда снимается сигнал 1, передаваемый через усилитель воспроизведения 27 на вход О триггера 20, чем продолжается подготовка потенциального входа элемента И 21. Этот же сигнал 1 с усилителя 27 воспроизведения устанавливает в состояние 1 триггер 25, При этом вход...