Многоканальное резервированное запоминающее устройство

Номер патента: 773660

Опубликовано: 23.10.1980

Авторы: Варламов, Дубинин, Подкопаев, Прозоров, Романов, Солдатин

МПК: G07C 9/00

Метки: входа, выхода, регистрации

...блоком 9 контроля на нечет и контрольную сумму, который в свою очередь соединен с блоком 10 памяти емкостью 4 кбайта. Блок 10 памяти соединен с блоком 11 согласования с вычислительной машиной, через который осуществляется передача массива информации на внешнее устройство выводов вычислительной машины. Блок 8 селекции, блок 9 контроля, блок 10 памяти и блок 1 1 согласования с вычислительной машиной подключен к блоку 12 управления, предназначенному для управления всеми операциями передачи информации и выполненному в виде управляемого коммутатора.Между блоками 12 управления и блоком 8 селекции включен блок 13 регистрации времени, предназначенный для подачи кода текущего времени и включения и выключения всего устройства по заранее заданной...

Номер патента: 1381561

Опубликовано: 15.03.1988

Авторы: Бирюков, Мосягин, Староверов, Терещенко

МПК: G07C 9/00

Метки: входа, выхода, персонала, регистрации

...блоки 9 - 12 управляющей цепи направляет в соответствующий блок 2 считывания сигнал запроса информации. По этому сигналу блок считывания информации выдает информационный код, который по информационной цепи поступает в блок 8. Последний через управляющую цепь посылает в блок считывания информации сигнал окончания обслуживания.Информация о текущем времени или времени прихода (ухода) трудящегося формируется в вычислительной машине программным путем с использованием стандартных устройств и программ управляющих вычислительных машин для организации текущего времени.В качестве управляющей вычислительной машины может быть использована любая серийно изготавливаемая управляющая машина, связанная с блоком 8 опроса.Отметка времени вырабатывается...

Номер патента: 752501

Опубликовано: 30.07.1980

Авторы: Каткова, Мхатришвили, Фокин

МПК: G11C 29/00

Метки: блоке, информации, коррекции, памяти, постоянной

...такжекоммутатор 7, дополнительный элемент 8ИЛИ и элементы 9 ИЛИ,нами и выходами первого блока 1 памяти, а выходы - соответственно со входами элементов 9 ИЛИ, выходы которыхподключены к выходам устройства, Комму 7 атор 7 содержит (фиг, 2) дешифратор12 и элементы 13 И-ИЛИ-НЕ. Здесь изображен также выходной регистр 14 блока 3 памяти.Вход дешифратора 12 является входом коммутатора 7 и подключен к адресным шинам второй группы, а выходы дешифратора соединены соответственно содними из входов каждого элемента 13И-ИЛИ-НЕ, к другим входам которых подключены выходы выходного регистра 14блока 3 памяти.Устройство работает слецующим образом,Работа устройства рассматривается напримере коррекции информации блока постоянной памяти объемом 2...

Номер патента: 955213

Опубликовано: 30.08.1982

Авторы: Ладыгин, Лузан, Озеров, Савоськин

МПК: G11C 29/00

Метки: блоках, информации, коррекции, памяти, постоянной

...С(фиг. 2) для блока 1 (Фиг. 1) постоянной памяти.Распределение информации по разрядам блока 1 постоянной памяти и накопителя 2 следующее.Разряды накопителя 2: О, 1, 2,и, и + 1, и + 2, и + 4; разрядыблока 1 постоянной памяти: О, 1, 2,и, и + 1, и + 2, где разрядыО, , и - информационные; и + 1,и + 2 -.контрольные; и + 3, и + 4разрЯды, в которых указан уточненныйадрес ячейки накопителя 2, 60При уточнении принадлежности ячейки накопителя,2 ячейке блока 1 постоянной памяти происходит сравнениесостояния разрядов регистра 3 (фиг.1)с разрядами (и + 3) и (и + 4) инфор" 65 мации накопителя 2, в которых указануточненный адрес. ячейки, Сигналы свыходов регистра 3 поступают на первые входы элементов И 4 и 5 (фиг. 1).На вторые входи элементов И 4 и 5...

Номер патента: 960960

Опубликовано: 23.09.1982

Авторы: Бецков, Бороденко, Выпирайло, Пономаренко, Пшеничный, Стеценко, Черныш

МПК: G11C 29/00

Метки: блоков, многоканальное, оперативной, памяти

...выходах схем 11 и 12сравнения сигнал появляется при несовпадении записываемой и считаннойинформации относительно столбца (одного адреса) блоков 7 и 8, а на втоТехнико-экономическое преимущество предложенного устройства заключается в его более высокой, по сравнению с известным, надежности, а также в возможности одновременного контроля нескольких блоков оперативной памяти1 формула изобретения рых выходах - сигнал появляется при несовпадении записываемой и считанной информации относительно соответствующего цикла контроля.Сигналы с первых выходов схем 11 и 12 сравнения поступают на вторые 5 входы коммутаторов 15 и 16, с выхода которых в накопитель 36 передается адрес (номер столбца) блоков 7 и 8Сигналы со вторых выходов схем 11 и 12...