Вычислительное устройство

17849 б 9 10 20 только операцию одновременного суммирования двоичных чисел.Цель изобретения - расширение функциональных воэможностей устройства путемобесйечения возможности выполнения: 25операции вида Р = ак Вы одновременч =1ного умйокения трех операндов; помимЬ операции одновременного суммирова-.30Поставленная цель достигается тем,запоминающий блок, ассоциативный запоминающий блок, элемент И, три группы элементов И,две группы элементов задер-.жки, причем выход устройства соединен с выходом первого разряда ассоциативного запоминающего блока; выходы остальных разрядов которого через элементы задержки первой группы соединены с первыми входами элемнетов И первой группы, вторые входы которых соединеныс первым входом синхронизацйи устройства, с первыми входами элементов И второй группы и первым входом элемента И, второй вход которого соединен с выходом младшего разряда по-.стоянного запоминающего блока. выход остальных разрядов которого через элементы задержки второй группы соединены с вторыми входами элементов И второй группы, выход элемента И и элементов И второй.и первой групп соединены с входами опроса. первой, второй и третьей группы соответственно ассоциативного запоминающего блока, адресные входы постоянного запоминающего блока соединены с выходами элементов И третьей группы. дополнительно введены первый регистр разрядности К, второй регистр разрядности ц = М/К, где М - количество одновременно суммирусмых 3Изобретение относится к области вычислительной техники и может быть использовано ь скалярных и векторныхбыстродействующих процессорах обработкй цифровой информации, 5Известно устройство для умножениядвойчйьхМВО, содержащее регистры множмого"й множйтеля, блок анализа разрядов множителя, блок форйированиякратйых множимого,блок суМматоров двухрядного кода первого уровня, блок регистров первого уровня, сумматор двухрядногокода второго уровня, два регистра второгоуровня, параллельный сумматор, регистррезультата. 15Недостатком данного устройства явля.ются сложная организация вычислительного процесса, обусловленая выработкойбольшого количества управляющих сигналовпутем анализа разрядов множителя; узкая область применения, обусловленнаяотсутствйем воэможности выполнения дру гих операций, помимооперации умножителя.Известно ассоциативное устройство.осуществляющее операции одновременно"го сложения нескольких и умножения двухчисел. Данное устройство содержит регистрмножимого, регистр множителя, постоян-.ный запоминающий блок, ассоциативныйблок, два преобразователя двоичного кода.в код количества единиц, три группы элементов И, две группы элементов задеркки,элемент И и элемент задержки,Недостатком данного устройства является структурная оргайизация операции умнокения, обусловленная отсутствиемвозможности выполнения операции одновременного умножения нескольких операндов.Наиболее близким к предлагаемому яв-,ляется суммирующее устройство, содержащее постоянный запоминающий блок,ассоциативный запоминающий блок, эле- мент И, три группы элементов И, две группыэлементов задеркки, причем первый разрядный выход ассоциативного запоминающего блока является выходом. суммыустройства, выходы остальных разрядов которого через соответствующие элементы за.- держкй пер"вой группы соединены спервыми входами соответствующих элементов И первой группы, вторые входы которых подключены к первому входусинхронизации устройства, а выходы - ксоответствующим входам опроса третьейгруппы ассоциативного запоминающегоблока, адресные входы постоянного запоминающего блока соединены с входами соответствующи элементов И третьей группы; первые входы которых соединены с входами слагаемых устройства, соответственно, младший разрядный выход постоянного запоминающего блока соединен с вторым входом элемента И; первый вход которого подключен к первому входу синхронизации устройства, а выход соединен с входом опроса первой группы ассоциативного запоминающего блока, остальные разрядные выходы постоянного запоминающего блока через соответствующие элементы задержки второй группы соединены с вторыми входами элементов И второй группы; а выходы соединены с соответствующими входами опроса второй группы ассоциативного запомниающего блока.Недостатком данного устройства является - ограниченные функциональные возможности; так как позволяет выполнять что в устройство, содеркащее постоянный15 дами соответствующих элементов И третьей группы,.третьи и четвертые входы которых соединены с выходами соответствующих разрядов первого и второго регистров соответственно, информационные 20 25 30 35 входы которых соединены соответственно с вторым и третьим информационными входами устройства,Сущность изобретения состоит в расширении функциональных возможностей устройства путем введения технических средств, позволяющие выполнять операции умножения трех операндов и операции видаЯ,Р = , ак Внп, (где ак - постоянный коэффи=1циент разрядностью К, В =-(Вв,= 1, ц) - операнды разрядностью п 1).Введение технических средств и обусловленных ими связей позволяет организовать три режима работы устройства; суммирования й операндов, умножения трех операндов и выполнения операции вида Р= акВь,На фиг,1 представлена функциональная схема заявляемого устройства: на фиг.2 - схема зашивки постоянного запоминающего блока; на фиг,3 - схема зашивки ассоциативного запоминающего блока.Устройство содержит (фиг.1) постоянный запоминающий блок 1. ассоциативный запоминающий блок 2, первую группу эле- ментов И 6. вторую группу элементов И 5. третью группу элементов И 3, элемент И 4,50 первую группу элементов 8 задержки, вторую группу 7 задержки. общий выход 9 для всех операций, первый вход 10 синхронизации устройства, многовходовый элемент ИЛИ 19, элемент 20 задержки, второй информационный вход 14 сомножителя, первый регистр 15 сомножителя, третий информационный вход 16 сомножителя, второй регистр 17 сомножителя, буферных блоков 12.1-12,ц регистров по 13.1 - 13.К реоперандов, ц - буферных блоков регистров по К регистров каждый, элементы задержки и элемнет ИЛИ, Я - входов которого соединены с шиной синхронизации, выход элемента ИЛИ через элемент задержки 5 соединен с первыми входами элементов И третьей группы, синхровход )-го регистра, где) =1,.,К, 1-го буферного блока регистров соединен с )-м выходом 1-й шиной синхронизации устрйоства, первые ин формационные входы которого соединены с информационными входами соответствующих регистров буферных блоков регистров; выходы которых соединены с вторыми вхогистра каждый, первый информационный вход 11 устройства, второй вход 18 синхронизации устройства (шина синхронизации).Рассмотрим работу устройства в трех режимах,В первом режиме производится вычисление суммы щ-разрядных М слагаемых; при этомчерез вторую и третью информационные входы 14 и 16 записываются соответственно в первый 15 и второй 17 регистры сомножителей коды единиц, весовые выходы которых соответствующим образом соединены с третьими и четвертыми входами элементов И 3 третьей группы.Состояния первого и второго регистров 15 и 17 не изменяются на период работы устройства в режиме суммирования, Операнды слагаемых через первый информационный вход 11 записываются в регистры 13,1 - 13.К буферных блоков 12.1 - 12.о регистров, Сдвиг содержимого регистров 13,1 - 13,К буферных блоков 12.1 - 12.ц регистров, начиная с младших разрядов, происходит одновременно по передним фронтам импулльсов, которые поступают по й = (Вь 1= 1, о) шинам синхроимпульсов, причем В шина синхроимпульсов состоит из . = (Ц, ) = 1, К) линии синхронизации и соответствующим образом подключены и синхровходам регистров 13.1 - 13,К 1-го блока буферных регистров, Одноименные разряды й слагаемых через элементы И 3 поступают на адресный вход блока 1 в течение сетки импульсов, которь 1 е поступают на шину 18 синхронизации устройства, где многовходовым,элементом ИЛИ 19 и элементом 20 задержки достигается синхронизация подаваемого среза. Считанное из блока 1 слово является частью ассоциативного признака для ассоциативного запоминающего блока 2, причем все разряды, кро 1 ме младшего, задерживаются на один такт. Остальной частью признака являются все. кроме первого, разряды кода, считанного из блока 2 и задержанные на один такт. Сформированный прйзнак дополнительно синхронизируется на элементах И 4-6 путем подачи импульса на вход 10 синхронизации. Такая синхронизация исключает влияние неидеальности элементов 7 и 8 задержки. На выходе 9 формируется очередной разряд суммы. При совместной работе блоков 1 и 2 на входы 10 и 18 соответственно подаются по в импульсов, причем передний фронт сигнала входа 10 начинается позже, а задний раньше сетки импульсов, подаваемого на вход 18, При работе только блока 2 на вход 10 дополнительно подаются (1 о 92 ЬЦ импульсов. На входы 10 и 18 поступают импульсы, синхронизированные единой такто10 7 17 войчастотой. Общее число тактов вычисления суммы равно: 1" в + 0092 Й 1,Во втором режиме производится одновременное вычисление произведения операндов разрядностью а - 4, К = 3 и а = 3 соответственно, Первый операнд разрядностью.гп = 4 по первому инФормационному входу 11 устройства, младшими разрядами вперед, записываются в регистры 13 Л,3 буферных блоков 12.1-12.3 в соответствии их физических. связей,В первый регистр 15 сомножителей зайись вается через второй информационный вход 14 устройства второй операнд разрядностью К = 3, Во второй регистр 17 сомножителя записывается через третий информационный вход 16 устрайства третий операнд разрядностью ц = 3; Состояние первого и второго 15 и 17 регистров сохраняются на весь период выполнекаждом такте работы устройства срез условных частных произведний через элементы И 3 поступают на адресный вход блока 1 в течение сетки импульсов по входу 18 того же такта, Считанное из блока 1 слово является частью йризнака ассоциативного опроса запоминающего блока 2, причем все разряды, кроме младшега, задерживаются на один такт. Остальной частью признака опроса ялвяются все, кроме первого, разряды кода считанного из блока 2 и задержанные на один такт. Сформированный признак дополнительно синхранизируется на элементах И 4-6 путем подачи импульса на вход 10 синхронизации. Нэ выходе 9 устрайства в каждом такте работы устройства формиру- ется очередной разряд произведения трех: операндов. При совместной работе блоков 1 и 2 нэ входы 18 и 10 соответственно под- аютсянйя устройством второго режима работы устройства.,Весовые выходы регистра 15 подкл 1 аченык соответствующим тертьим входэм, физически образованных= х подгрупп 25 элементов И 3 третьей группы, начиная с младшего разряда,Весовые выходы регйстра 17 подключены, начиная с младшего разряда, к соотЗО ветствующим объединенным входам 1-й подгруппы элементов И.З третьей группы, причем элементы И 3 третьей группы обье. динены в 1-й.подгруппе по четвертым входам, На синхровхад )-го регистра 1-го буферного блока регистров по одноименной)-й линии 1-й шины синхроимпульсов подается в импульсов, причем импульс подаваемый на синхровход )+1-го регистра 1-го буферного блока регистров задержан на один такт относительно )-го регистра того 40 же блока, а каждый импульс подаваемый на )-й регистр 3+1-го буферного блока регистров задержан на один такт относительно 3-го буферного блока регистров. В результате такого последовательного-упорядоченного 45 сдвигэ регистров 13.1-13,К буферных блоков 12 Ла регистров,.начиная с младших разрядов, по передним фронтам сетки им-. пульсов, которые поступают по В шинам рандов. Нулевые разряды кодов второго и третьего сомнокителя через соответствующие весовые вь 1 ходы регистров 15 и .17 .и физически обусловленные связи с элементами И 3 третьейгруппы, маскируют пространственно-временной массив условных частных произведений трех операндов, В порядке упорядаченнога сдвига регистров в синхроимпульсов через вход 18 образуется 50 . пространственно-временной массив условных частйых произведений трех опет 1 П =. п 1 + К - 1) + (ц - 1) тактируемых импульсов, причем передний фронт импульса входа 10 начинается позже, а задний фронт раньшесетки импульсон, подаваемого нэ входе 18.При работе только блока 2 на вход 10 дополнительно подается 1 гп = (щ + К+ г 1) - 11 и импульсов.На входы 10 и 18 поступают импульсыи сетка импульсов сдвига синхронизированные единой частотой. Общее число тактов вычисления произведения трех операндов равнотз= гп+ К+о;Пусть необходимо вычислить произведение следующих трех операндов. 11 х 5 х х 7 = 385, 1110 = 10112: 510 - 1012; 710 = 1112: Код операнда "1011" записываются по первому информационному входу 11, младшими разрядами вперед, в регистры 13,1- 13,3 буферных блоков 12.1-12.3 регистров в соответствииих физических связей. В первый 15 и ао второй 17 регистры сомножите- . лей записываются коды "101" и "111" соответственно, "О." разряды весовых выходов которых маскируют срезы условных частных произведений трех операндов,Б течение первой сетки тактируемых импульсов "10000000" по входу 18 синхронизации устройства на адресный вход блока 1, через соответствующие элементы И 3 третьей группы подается с выходов регистров 13 Л,3 буферных блоков 12.1-12.3 регистров млэдшйй срез частных произведений, то есть адрес "100 000 000". Код адреса синхранизируется на элементах И 3 третьей группы синхроимпульсом, вырабатывамый многовхоцовым элементом ИЛИ 19 и элементом задержки 20, что исключаетвозможность неправильной выработки кодаадреса, По указанному адресу из блока 1считывается слово "10000", младший разряд которого "1" без задержки подаетсяна первый вход элемента И 4, а остальные 5"0000" через элементы 7 задержки - на соответствующие входы элементов И 5, К приходу первого импульса по первому входу 10синхронизации устройства на все первыевходы И 6, через элементы 8 эадержки.подаются нули,Сформированный признак с выходов И4, элементов И 5 и И 6 - "100000000". сприходом импульса по входу 10 синхрони-зации поступает на признаковые входы блока 2. В первом такте работы устройства изблока 2 считывается слово "00001", первыйразряд которого "1" является младшим разрядом произведения трех операндов,В течение второй сетки тактйруемых импульсов "110100000" на адресный вход блока 1 подается второй срез частныхпроизведений "1001 00000", По указанномуадресу из блока 1 считывается слово"00001". По приходу второго импульса на 25вход 10 синхронизации на признаковые входы блока 2 поступает слово "000000000", покоторому из блока 2 считывается слово"00000" первый разряд которого "О" является вторым разрядом произведения трех 30операндов,В течение третьей сетки импульсов"11111 0100" на даресный вход блока 1 подается третий срез частных произведений"00 11 001 00". По указанному адресу иэ 35блока 1 считывается слово "10001". По приходу третьего импульса на вход 10 синхронизации на признаковые входы блока 2поступает слово "1,0001,0000", по которомуиз блока 2 считывается слово "10000" первый разряд которого "0" является третьимразрядом произведения.В течение четвертой сетки импульсов"111111110" на адресный вход блока 1 подается четвертый срез частных проиэведений ."101 00 11 00", по которому из блока.1считывается слово "00011". По приходу четвертого импульса на вход 10 синхронизациина признаковые входы блока 2 поступаетслово "0 000 11 000", по которому считывается слово "10000", первый разряд которого"0" является четвертым разрядомпроизведения трех операндов.В течение пятой сетки импульсов"011111111" на адресный вход блока 1 подается пятый срез частных произведений"000101001", по которому из блока 1 считывается слово "10001". По приходу пятогоимпульса на вход 10 синхронизации на признаковые входь 1 блока 2 поступает слово"100111000", по которому считывается слово"11000", первый разряд которого "0" являетсяпятым разрядом произведения трех операндов.В течение шестой сетки импульсов"001011111" на адресный вход блока 1 подается шестой срез частных произведений"001 000 101", по которому из блока 1 считывается слово "10001", По приходу шестогоимпульса на вход 10 синхронизации на при-,знаковые входы блока 2 поступает слово"100011100", по которому считывается слово "11000", первый разряд которого "0" является шестым разрядом произведения.В течение седьмой сетки импульсов"00000 1011" на адресный вход блока 1 подается седьмой срез частных произведений000001000", по которому из блока 1 считываетсяслово "10000". По приходу седьмогоимпульса на вход 10 синхронизации на при-,знаковые входы блока 2 поступает слово"100011100", покоторому считывается слово "11000" первый разряд которого "0" является седьмым разрядом произведения,В течение восьмой сетки импульсов"ОООО 00001- на адресный вход блока 1 подается восьмой срез частных произведений"000000001", по которому из блока 1 считывается слово "10000", По приходу восьмогоимпульса, на вход 10 синхронизации на признаковые входы блока 2 поступает слово"10000 1100", по которому считывается слово "10001", первый разряд которого "1" является восьмым разрядом произведениятрех операндов.Так как содержимое регистров буферных блоков выбрано, согласно 11 = (гп+ К++ 1) + ц - 1) = 8, подачи сетки синхроимпульсов прерывается, а выходы блока 1 воспринимаются в приэнаковой части блока 2нулями, в последующих тактах работы ус 1 ройства,По приходу девятого импульса по входу10 синхронизации по признаковые входыблока 2 поступает слово "000001000", покоторому из блока 2 считывается слово"00001", первый разряд которого "1" является девятым разрядом произведения.По приходу десятого импульса по входу10 синхронизации на признаковые входыблока 2 поступает слово "000000000", покоторому иэ блока 2 ситывается слово"00000", первый разряд которого "0" является, согласно 1 з" = т+ К+ о = 10, последнимразрядом произведения трех операндов,Код произведения трех операндов при этомравен 011 000 0001 .= 3851 о.В третьем режиме работы устройствавыполянется операция вида Р = ак Вы 1,(где ак - постоянный коэффициент разрядностью К, В = (Ва, = 1, О) - операнды разрядностью п 1,Через магистральные информационные входы буферных блоков 12.1 - 12.ц регистров 5 записывается по одному операнду во все регистры 13,1 - 13,К; соответствующих буферных блоков, младаими "разрядами вперед. В первый 15 регистр сомножителя записывается соответствующий код посто янного коэффициента. Во второй 17 регистр сомножителя записывается код единиц. В этом режиме работы устройства в операции маскирования условных частных произведений весовые выходы регистра 17 сомно жителя не принимают. Состояние первого и второго 15 и 17 регистров сохраняются на весь период выполнения устройством третьего режима работы устройства, На каждый синхровход 1-го регистра 1-го бу ферного блока регистров по одноименной )-й линии 1-й шины синхроимпульсов подаются по а импульсов причем подава- емый на синхровход ) + 1-го регистра задержан на одий такт относительно )-го 25 регистра того же буферного блока, В результате такого последовательно-упорядоченного сдвига регистров 13,1-13.К буферных блоков 12,1-12,ц регистров; начиная с . младших разрядов, по передним фронтам 30 сетки импульсов, которые поступают по й шийам синхроимпульсов через вход 18 образуется пространственно-временной массив условных частных произведений35 операции вида Р = ак Вь.1=1.Нулевые разряды кода ак через соответствующие весовые выходы регистра 15 сомножителя и физически обусловленные 40 связи с элементами И 3 третьей группы маскируют пространственно-временной массив условных частных произведений операции Р. В порядке упорядоченного сдвига регистров в каждом такте работй устройства срез условных частных произведений через элементы И 3 поступают на адресный вход блока 1 в течении сетки импульсов по входу 18 того же такта работы устройства, Считанное из блока 1 слово является частью признака ассоциативного опроса запоминающего блока 2 причем все разряды, кроме младшего, задерживаются на один такт. Остальной частью признака опроса являются все, кроме первого, разряды кода считанного из блкоа 2 и задержанные на один такт. Сформированный .признак дополнительно синхронизируется на элементах И 4 - б путем подачи импульса на вход 10 синхронизации. На выходе 9 устройства в каждом такте работы устройства формируется очередной разряд операции вида Р = ак Ва,1=1При совместной работе блоков 1 и 2 на входы 18 и 10 соответственно подаются11 и= В+ К тактируемых импульсов; причем передний фронт импульса входа 10 начинается позже, а задний фронт раньше сетки импульсов подаваемого на вход 18, При работе толькоблока 2 на вход 10 дополнительно подаются 12 = тз" - 11" импульсов, на входы 10 и 18 поступают импульсы и сетка импульсов сдвига синхронизированные единой частотой. Общее число тактов вычисления операции Р равноз 0 П =(щ+ К+ 1)+1 одг К х цПусть необходимо, исходя из аппарата ориентированных ресурсов устройств 3, выполнить операциюР = (В 1 щак + Выак + Взп ак) = =(151 о5 ю+ 1110 510+ 13 ю 51 о) = 195 ю,где В ъ = 15 ю = 1111 г, Вгв - 111 о = 1.0112, Взв = 13 ю = 11012 разрядностью в = 4; ак 51 о - 1012, разрядностью К = 3.Код первого операнда В 1 в записывается младшими разрядами вперед, в регистры 13,1-13,3 буферного блока 12.1 регистров. Код второго операнда Вгп записывается в регистры 13.1-13,3 буферного блока 12.2 регистров. Код третьего операнда Взп записывается в регистры 13.1 - 13.3 буферного блока 12.3 регистров. В первый регистр 15 сомножителя записывается код ак, "0" разряды весовых выходов которого маскируют срезы условных частных произведений операции Р, Во второй регистр 17 сомножителя записывается единичный код, весове выходы которого в этом режиме в операции мас-. кирования не принимают.В течение первой сетки тактируемых импульсов "100 100 100" на адресный вход блока 1 через соответствующие элементы И 3 третьей груйпы, где выполняется операция маскирования, подается с выходов регистров 13.1-13,3 буферных блоков 12,1-12.3 регистров младший срез частных произведений, то есть адрес "100,100,100". По указанному адресу из блока 1 считывается слово "10001", младший разряд которого "1" без задержки подается на первый вход элемента И 4, а остальные "0000" через эле178496914менты 7 задержки - на соответствующие блока 2 поступает слово "000011100", повходы элементов И 5. К приходу первого которому считывается слово "10001"; пер-импульса по первому входу 10 синхрониза- . вый разряд "1" которого является седьмымции устройства через элементы 8 задержки разрядом операции Р,подаются нули. Сформированный признак с 5 По приходу восьмтого импульса по входувыходов И 4, И 5 и И 6 - и 100000000" с . 10 на признаковые входы блока 2 поступаетприходом импульса по входу 10 синхрони-.слово "000 001 000", по которому считыьвает- .зации поступает на признаковые входы бло- сяслово и 00001", первый разряд 01 п которока 2. В первом такте работы устройства из . го является всосьмымразрядомоыпераций Р,блока 2 считывается слово п 00001", первый 10 По приходу девятбго импульса по вхоразряд которого "10 является младшим раз-:. ду 10 синхронизации на признаковые вхорядом выполянемой операции Р, ды блока 2 поступает;слово "000 000 000",Втечениевторойсеткитактируемыхим- по которому считывается слово "00000",пульсов и 110110110" на адресный вход бло-.. пьервйй разряд которого "0" является сока 1 подается второй срез и 100 100 000", по 15 гласно тз" = т + К - 1) + о 92 К х О 1 = 9,которому считывается слово "00001.", На последнимразрядом операции Р = В 1 п ак+признаковые входы блока 2 поступает слово . +Вй ак + Взп ак), Код операции "при этоми 00001 0000", по которому считывается сло-: равен 011 ОО 00 112 = 19510во о 00001", первый разряд которого "1" яв-:Техническое преимыущество изобретеляется вторым разрядом ОпЕрации Р, 20 ния, по сравнению с известнйм состоит вВ течение третьей сетки тактируемыхрасширении функциональных возможно-импульсов и 111 111 111 и на адресный входстей за счет дополнительного выполненияблока 1 подается третий срез и 101 000 101"; операции одновременного умноженияпо которомусчитывается слово п 10011". На трех сомножителей и операции видапризнаковые входы блока 2. поступает слово 25"300010000", по котоеомускитыеается ело. Р - л ек В)т, Положительиый эффект:заклочается в совмей(ении в одном устройво и 10000", первый разряд пОи которого яв-ляется третьим разрядо операции Р.: .: ствс выполнения нескольких операций и вВ течение четвертой сетки импульсов Ол пол ви 111 111 111" на адресный вход блока 1 .30бОЛЕЕ ПОЛНОМ ИьСПОЛьЬЗОВаНИИ а ППаратНО-аЛпо ается четве й с ез и 101 101 001 и ь:гоРитмических РесУРсов УстРойства, кРометого параллельная обработка разрядныха 1 ЛСРезо часныхпРоизведе-ийа сне оРапризнаковые вхоДЫ блока 2 поСТУпает СЛОВО .НИЗЗЦИИ ОПЕрации маСКИРова ия РазРяДаи 10011 1000", по которому считывается сломи сомножителей приводит к уменьшениюво 11000, первый разряд иои которого яв стоимости машин,Й Операции умно енияляется четвертым разрядом операции Р. в бйстродействующих процессорах ОбраВ течение пятой сетки импульсов 0011,ботки данных.011 011 и на адресный вход блока 1 подается1 и и то м и- Р л и 3 о Рпятый срез "001 000 001", по которому Счи": . Вычислительное устройство; содержатывается слово "00001", На признаковые 40ВХО Ы 2 ПОСтЧ аЕ С О О "0001111000 О ЩЕЕПОСтОЯННЫйэаПОМИНаЮЩИйбЛОК,аССОциативный запоминающий блок. элементкоторому считывается слово о 11000", пер-вый разряд иО" которого является пятымьэлементов задержки, причем выход уст": :ройства соединен с выходом первого разряазрядом операции Р,В течение шестой сетки импульсов "001 45да ассоциативного запоминающего блока,001 001" на адресйый вход блока 1 подаетсявыходы остальных разрядов которого чешестой срез и 001 001 001", по которому счи-рез элементы задержки первой группы со-тывается слово и 10001", На признаковыеединены с первыми входами элементов Ивходы блока 2 поступаетслово и 100011100",первой группы, вторые входы которых соепо которому считывается слово и 110 0", 50динены с первым входом сйнхронизации успервый разряд "Ои которого являетсяшестройства, с первыми вхоДами элементов Итым разрядом операции Р, Так как содерживторой группы и первым входомэлемента И,мое регистров буферных блоков выбрано,второй вход которого соединен с выходомсогласно ц 1" = в + К - 1 = 6, подача сеткиадше о разряда постоянного запоминаюсинхроимпульсов прерывается, а выходы 55щего блока, выходы старшйх разрядов котоблока 1 воспринимаются в признаковой ча-сти блока 2 нулями в последующих тактахрого через элементы задерккй второй. работы устройства,.группы соединены с вторыми входами элементов И второй группы, выходы элементаПо приходу седьмого импульса по входу10 синхронизации на признаковые входы И и элементов И второй и первой группысоединены с входами опроса первой, второй и третьей групп соответственно ассоциативного запоминающего блока, адресные входы постоянного запоминающего блока соединены с выходами элементов И третьей группы; о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет вычисления произведения трех величин и выполнения операции видвР;акВ, (гдеВ=Вв,=1,д)1=3операнды разрядностью щ, ак - постоянная величина разрядностью К), устройство содержит первый регистр разрядности К, второй регистр разрядности ц = К/К, где М - количество одновременно суммируемых операндов, с 1 буферных блоков регистров по К регистров каждый, элементы задержки и элементы ИЛИ, В-входов которого соединены с шиной синхронизации, выход элемента ИЛИ через элемент задержки соединен с первыми входами элементов И третьей группы, 5 синхровход-го регистра, где =1 К, 1-гобуферного блока регистров соединен с 1-и выходом 1-ой шины синхронизации устройства, первые информационные входы которого соединены с информационными 10 входами соответствующих регистров буферных блоков регистров, выходы которых соединены с вторыми входами соответствующих элементов И третьей труппы, третьи и четвертые входы которых соединены с выхоДами 15 соответствующих разрядов первого и второго регистров соответственно, информацонн ые входы которых соединены соответственно с вторым и третьим информационными входами устройства.