Одноразрядный четверичный сумматор

(51)5 О 06 Р 7/5 ГОСУДАРСТВЕННОЕ ПАТЕНТНОВЕДОМСТВО СССР(56) Лысиков Б.Г. Арифметические и логические основы цифровых автоматов, Минск;Высшая школа, 1980, с.166,Авторское свидетельство СССРВ 1160400, кл, 6 06 Р 7/50, 1985,(57) Изобретение относится к вычислительной технике и микроэлектронике и можетбыть использовано для построения быстродействующих арифметических устройств.Цель изобретения - повышение быстродействия одноразрядного четверичного сумл 1 атора. Сумматор. содержит мажоритарныйэлемент 1 с порогом четыре, мажоритарный Изобретение относится к вычислитель. ной технике и микроэлектронике и может быть использовано для построения быстродействующих арифметических устройств.Цель изобретения - повышение быстродействия одноразрядного четверичного сумматора.Одноразрядный четверичный сумматор содержит два элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, мажоритарный элемент с порогом четыре и мажоритарный элемент с поргом два. Причем 1-й= 1,2) вход перво. гоэлемента СЛОЖЕНИЕ ПО МОДУЛЮДВА соединен с входом старшего разряда )-й четверичной цифры, а выход соединен с выходом старшего разряда суммы, выход младшего разряда которой соединен с выэлемент 2 с порогом два, два элемента 3, 4, СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, входы старшего и младшего разрядов первой четверичной цифры, входы старшего и младшего разрядов второй четверичной цифры, вход переноса, выходы старшего и л 1 ладшего разрядов суммы, выход переноса. Одноразрядный четверичный сумматор работает следующим образом, На входы подаются старший х 2 и младший х 1 разряды первой четверичной цифры Х = 2 х 2 - х (Х" (0,1,2,3) х 1 а х 2(, (0 а 11 старший у 2 и младшии у 1 раз" ряды второй четверичной цифры У - 2 у 2 + у 1(%:(О,Т,2,3), у 1, у 2 (0,1, перекос рс из младшего четверичного разряда (роД 0,1. На выходах формируются значения старшего 22, младшего 21 разрядов суммы 2 = 222+ кфир(0,1;,2,3; 22,(0,1 и переноса р (р 1 (0,1 в старший четверичный разряд, 1 ил., 2 табл,ходом второго элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, Далее )-й вход второго элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА соединен с входом младшего разряда 1-й четверичной цифры, третий вход соединен с входом переноса сумматора. Выход мажоритарного элемента с порогом два соединен с третьим входом первого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА; а )-й вход соединен с входом младшего разряда 1-й четверичной цифры и 1-м входом мажоритарного элемента с порогом четыре, третий вход соединен с входом переноса сул 1 л 1 атора и третьим входом мажоритарного элемента с порогол( четыре. Причем (+3)-й вход мажоритарного элемента с порогом четыре соединен с входом старшего разряда пер.Формула изобретения Одноразрядный четверичный сумматор, содержащий два элемента СЛОЖЕНИЕПО МОДУЛЮ ДВА, 1-й (1 -1,2) вход первого иэ которых соединен с входом старшего разряда 1-й четверичной цифры, выход первого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА соединен с выходом старшего разряда суммы сумматора, выход младшего разряда суммы которого соединен с выходом второго элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, 1-й вход которого соединен с входом младшего .разряда 1-й четверичной цифры, третий вход второго элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА соединен с входом переноса сумматора, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия, сумматор содержит мажоритарный элемент с порогом четыре и мажоритарный элемент с порогом два, выход которого соединен с третьим входом первого элемента СЛОЖЕНИЕ ПО МОДУЛ 1 О ДВА, а 1-й вход мажоритарного элемента с порогом два соединен с входом младшего разряда 1-й четверичной цифры и 1-м входом мажоритарного элемента с порогом четыре, третий вход мажоритарного элемента с порогом два соединен с Б входом переноса сумматора и третьим входом мажоритарного элемента с порогом четыре, (1+3)-й вход которого соединен с входом старшего разряда первой четверичной цифры сумматора, (1+5)-й вход мажоритарного элемента с порогом четыре соединен свходом старшего разряда вто,рой четверичной цифры сумматора, выход переноса которого соединен с выходом мажоритарного элемента с порогом четыре. мент с порогом четыре 1, мажоритарныйэлемент с порогом два 2, два элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА 3 и 4, входыстаршего 5 и младщего 6 разрядов первойчетверичной цифры, входы старшего 7 имладшего 8 разрядов второй четверичнойцифры, вход переноса 9, выходы старшего 1510 и младшего 11 разрядов суммы, выходпереноса 12.Одноразрядный четверичный сумматорработает следующим образом. На входы 5 и6 подаются соответственно старший х 2 и 20младший х 1 разряды первой четверичнойцифры Х = 2 х 2 + х 1 ХЯО,1,2,3), х 1, х 2 (0,1 Я,на входы 7 и 8 подаются соответственностарший у 2 и младший уя разряды второйчетверичной цифры У - 2 у 2+ у 1 (УЯ 0,1 2 3) 25у 1, у 2( (О, 1 , на вход 9 - перенос р 0 из младшего четверичного разряда (ро(О,ЦГ На выходах 10, 11 и 12 формируются значения старшего г 2, младшего к 1 разрядов суммы Е = 2 к 2 + х 1 (Е Я 0,1,2,3); х 1, к 2 Е" (0,1 и .30 переноса р (рЯ 0,1 в старший четверичный разряд,При этом имеет место Работа одноразрядного четверичного сумматора, построенная с учетом (1), представлена таблицей 1, 40Достоинством предлагаемого одноразрядного четверичного сумматора является высокое быстродействие, определяемое глубиной схемы. Это подтверждается ана 46 вой четверичной цифры, 0+5)-й вход соединен с входом старшего разряда второй четверичной цифры, а выход соединен с выходом переноса сумматора.На чертеже представлена функциональная схема одноразрядного четверичного сумматора. Сумматор содержит мажоритарный элееро + Х + У = 4 р 1+ Е = 2(х 2 + у 2) + х 1+ УЯ + +р 0 = 4 р 3 + 212+2 (1) лизом таблицы 2, где приведены значения выдержек распространения сигналов для прототипа и заявляемого сумматора. При этом сложность(по числу входов логических элементов) предлагаемого сумматора равна. сложности прототипа и составляет 16.1827672Таблица 1Таблица работы одноразрядного четееричного сумматора1827 б 72 Табл и ца 2 р и м е ч а н и е: ю - задержка на вентиль,Составитель Л,АвгульТехред М.Моргентал Корректор Л.Ливринц акт аз 2359 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открыти113035, Москва. Ж, Раушская наб,. 4/5 ГКНТ СССР Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 1 Таблица значений задержек распространения сигналов прототипа изаявляемагосумматора