Накапливающий сумматор

Изобретение относится к вычислительной технике и может быть использовано вкачестве функционального узла устройствобработки информации в реальном масштабе времени.Известен параллельный накапливающий сумматор, содержащий в каждом разряде триггер, прямой вход которогосоединен с выходом данного разряда сумматора, в каждый разряд которого, с цельюувеличения его быстродействия, введенэлемент НЕРАВНОЗНАЧНОСТЬ, причемсчетный вход триггера 1-го разряда сумматора (1 = 1-п, и-разрядность сумматора) соединен с выходом элементаНЕРАВНОЗНАЧНОСТЬ того же разрядасумматора, прямой выход триггера 1-горазряда сумматора с первым входом элемента НЕРАВНОЗНАЧНОСТЬ +1-горазряда сумматора, первый вход элементаНЕРАВНОЗНАЧНОСТЬ младшего разрядасумматора соединен с шиной нулевого потенциала сумматора, второй вход элементаНЕРАВНОЗНАЧНОСТЬ младшего разрядасумматора соединен с входом данного разряда сумматора, входы установки в "0" триггеров всех разрядов соединены с шинойсброса.Недостатком аналога является низкаяскорость обработки входных данных.Наиболее близким по технической сущности к предлагаемому является накапливающий сумматор, являющийся составнойчастью умножителя-накопителя 1518 ВЖ 1 исодержащий сумматор, первый вход которого связан с выходом регистра данных,выход - с входом регистра суммы, а второйвход - с выходом регистра суммы,Недостатком прототипа является низкая скорость обработки входных данных.Целью изобретения является повышение скорости обработки входных данных.Поставленная цель достигается тем, чтов предложенное устройство, содержащеесумматор, выход которого соединен с информационным входом первого регистрасуммы, дополнительно введены-1 регистров суммы, где :число повышения скоростиобработки входных данных, дополнительный регистр и коммутатор, причем сумматор выполнен конвейерным, первый входкоммутатора является информационнымвходом накапливающего сумматора, входпереключения режима которого соединен суправляющим входом коммутатора, группаадресных входов которого является управляющим входом накапливающего сумматора, первый выход коммутатора соединен синформационным входом дополнительногорегистра, выход которого соединен с пер 5 10 15 20 25 30 35 40 45 50 55 вым входом конвейерного сумм гора, второй вход которого соединен с вторым выходом коммутатора, являющимся и выходом накапливающего сумматора, выход конвейерного сумматора соединен с информационными входами регистров суммы с второго по-й, выходы которых соединены соответственно с вторым входом коммутатора.Отличительными признаками предлагаемого устройства являются наличие не одного, арегистров суммы, где- число повышения скорости обработки входных данных, дополнительного регистра и коммутатооа, причем сумматор выполнен конвейерным, первый вход коммутатора является информационным входом накапливающего сумматора, вход переключения режима которого соединен с управляющим входом коммутатора, группа адресных входов которого является управляющим входом накапливающего сумматора, первый выход коммутатора соединен с информационным входом дойолнительного регистра, выход которого соединен с первым входом конвейерного сумматора, второй вход которого соединен со вторым выходом коммутатора, являющимся и выходом накапливающего сумматора, выход конвейерного сумматора соединен с информационными входами регистров суммы со второго по :ый, выходы которых соединены соответственно со вторым входом коммутатора,Такая структура позволяет разделить процесс вычисления общей суммы на несколько процессов вычисления частных сумм с последующим их суммированием, При этом все процессы суммирования осуществляются на одном и том же сумматоре, Зто позволяет повысить скорость обработки входных данных, несмотря на наличие обратной связи, что позволяет сделать вывод о наличии существенных отличий,На фиг,1 изображена блок-схема устройства; на фиг.2 - блок-схема коммутатора; на фиг,3,4 - циклограмма работы устройства и обозначено; Р 2 - вход записи дополнительного регистра; Рз, Рз, Рз1 2 3 входы записи регистров суммы для устройства с тремя регистрами суммы; "Адрес" и "Режим" - соответствующие входы коммутатора; 7 с, гр, тк, тк" - время задержки в сумматоре, на запись в регистр, с первого входа коммутатора на его первый и со второго - на его второй соответственно.Устройство содержит (фиг,1) конвейерный сумматор 1, дополнительный регистр 2, регистры 3 суммы, коммутатор 4, Первый вход сумматора 1 связан с выходом дополнительного регистра 2, а его выход - со входами регистров суммы 3. Коммутатор 4(фиг,2) содержит, например, мультиплексор сле начала суммированйя последнего вход, двесхемы И 6 и 7, схему ИЛИ 8, Число ногосигналассодержимымсвоегорегистра коммутируемых входов мультиплексора 5 суммы 3 на вход переключения режима устравно числу ИЛИ 8, Число коммутируемых ройства подается логический "0", при этом входбв"мультиплексора 5 равно числу реги коммутатор 4 связывает свой второй вход со"строе суФМьГЗ. Каждый из э,их входов свя- своим первым"выходом(режим 2), На управ.;". эзар с выходом-своего- регистрасуммы 3. ляющий входустройства подаетсяадресодВыход мультиплексора 5 является вторым ного из регистровсуммы 3, хранящий уже выйуддЮкбймутатора 4 и связан со вторым сформированную частную сумму, Содержи ".;,.;.:-. " входоМ суйЖГтЪГа 1 и вторым входом вто мое этого регистра суммы 3 переписываетсяроисхемы И 7, Первййвход второй схемы в дополнительный регистр 2, Коммутатор 4 И 7 является ийверсным, связан с первым переводится в режйм 1. На управляющий входом павойсхемы И 6 и образует вместе вход устройства подается адрес другого ре." .;:;:",:д "с"адресными входами" йультиплеКсбра 5 гистра суммы 3, тоже хранящего уже сфор"-.вхоФ"уййвйейИякоммутатора 4, Второй 15 мированную частную сумму, Сумматор 1вхЬ;г 1 "йервой схемы И 6 является входом начинает суммирование этих двух частных 1,- "-" устройства. Выходы схем И 6 и 7 связаны со сумм, Аналогичным образом осуществляет , ; "входайй Схемы ИЛИ 8, выход которой явля- ся суммирование всех других частйых сумм.етсягГервйм"вьГходом коммутатора 4 и свя- попарно. Результат суммирования каждойзан с"входОЙ-дополййтельйого регистра 2, 20 пары частных сумм записывается в один из Выходом устройства является второйвыход регистров суммй 3 из этой пары. Полученные кЬкЬутГгора. " - "- результй;-ьгбуййМйрЖтЮ аЯВ 1 й 7 йЧФЖ об .".;Устройство работает следующим обра- разом до тех пор, пока не будет полученазом" (фиг.3,4), Все регистры обнулены, На общая сумма, то есть пока не будут просум"входйереключеййярежимаустройства по мированы все частные суммы. Для получе-:-. дается логическая "1", при этом коммутатор ния доступа к общей сумме на управляющий4 связывает"свой первый вход со своим пер- вход устсойстЫ подаетсяадрестого регйст"-. вйм Ийходом," авторой вход - с вторым ра Суммы 3, в котором она хранится.выхбДом (режим 1). На уг равляющий вход Ф о р м у л а и э о б р е т е н и яустройстваподается адрес первого регист Накапливающий сумматор, содержа.ра сумйы 3";ри этом сигнал с выхода пер- щий сумматор, выход которого соединен с вого регйстра "суммы 3 пооходит через информационным входомпервого регистра мультиплексор 5 на второй вход сумматора суммы, о т л и ч а ю щ ий"с я тем", чтб; с цейью 1, Очередной входной сигнал через схемы И повышения скорости обработки входных 6 и ИЛИ 8 запйсывается в дополнительный 35 данных, в него введены 1 -1:регистров сум"регистр 2, С выхода которого он проходит на мы, где 1 - число повышения скорости обрапервый вход Сумматора 1, Сумматор 1 начи- ботки входных данных, дополнительный нает суммироваь"зходйые"сигналы, Перед регистр и коммутатор, причем сумматор вызаписью вдбйолйительйый регистр 2 следу- полйен койвейерным,первый-вход коммута- ющегЬ входйогосйгнала "нй"уйравляащии 40 тора является йнформациснным входбмв:-МдуГйй - Юйй"дйт п "й. йййЛйй й 6 йй гйстрабфФы 3. Сумматор 1 суммирует этот чения режима которого соединен с управля( ,.:., входнойсигйалс содержимым вторбго ре- ющйм вхоДом коммутатора, -Группагистрасуммы 3, Аналогичным образом ком- адресных входов которого является управ :-:. "му 1"атор 4 связывает по очереди выходы 45 ляющим входом накапливающего сумматорегйстровсуммы 3 с вторым входом сумма- ра, первый выход коммутатора соедийен с тора 1. После перебора всех регистров суммы информационным входом дополнительнбгО 3 этот процесс повторяется, начиная с пер- регистра", выход которого сбединенс первого"регистра суммы 3, При этом через вре- вым входом конвейерного сумматора, втомязадержки"в"сумматоре 1 после начала 50 рой вход которого соединен с вторым Суммироваййя оФрйдйбГб входйоГос%гйа-"выходоГ 1 кЪЪРМГтбра, ЖОИВЩегося"вИЯолаисйгнала с"вйхода одйбгб йэ"реВГстровАо накагййвййй 9 Ггб"сМРГайфа-,"выход суммы 3 результат записывается в тот же конвейерного сумматора соедийенс инфорсамый"регистр"суммы 3, Таким образом в мационными входами регистров суммы срегистрамифММы 3 формируются частные 55 второго по 1-й, выходы которых соединенысуммы, Этот процесс продолжается до тех соответственно с вторым вхбдом" коммута= пор пбкаПоступают входные сигналы, По- тора,Составитель О, ФедченкоРедактор Т, Орловская Техред М,Моргентал Корректор Е. Па Производственно-издательский комбинат "Патент", г, Ужгород, ул, Гагарина, 10 Заказ 3385 ВНИИПИ Тираж сударственного комитета по и113035, Москва, Ж, Подписноеретениям и открытиям при ГКНТ СССРшская наб 4/5