Устройство для сложения-вычитания чисел с плавающей запятой

СО 03 СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 784971 А 1)5 6 06 Р 7/50, 11/00 ГОСУДАРСТВЕННОЕ ПАТЕНТНОВЕДОМСТВО СССР(ГОСПАТЕНТ СССР) ЕТЕНИЯ ИКАНИЕ ИЗО РСКОМУ СВИДЕТЕЛЬ-ВЫАПЯ Предполагаемое изобретение Отно- . Известно устройство длясложения-высится к области вычислительной техники и читания чисел с плавающей запятой, содерможет быть применено в высокопроизводи-. жащее сумматор, сдвигател ь и узел тельнь 1 х системах обработки информации, предсказания кода йоРМалйзации (2).Известно устройство для сложения-, . Это устройство имеет более высокое вычитания чисел. с плавающей запятой, со- быстродействие, чем предыдущее вследстдержащее сумматор,;сдвигатель и блок 1 вие того, что в составе устройства имеется дешифрации 13, .. узел предсказания кода нормализации,Это устройство имеет низкое быстро- который вырабатывает код нормализации действие по следующим причинам: а) требу- мантиссы параллельно с формированием ется дополнительный такт преобразования мантиссы результата.дополнительного кода результата в прямой. Недостатком данного устройства являкод, если результат отрицательныи; б) фор- ется то, что требуется дополнительный такт мирование кода нормализации происходит преобразования дополнительного кода ретолько после сложения-вычитания мантисс зультата в прямой код в случае хранения К недостаткам данного устройства следует чисел в памяти в прямом коде (в ЕС ЭВМ отнести и низкую достоверность формируе- числа в форме с плавающей запятой хранятмых на выходе устройства результатов иэ-за. ся в памяти в прямом коде), а также низкая отсутствия средств встроенного контроля, достоверность формируемых на выходе уст(21) 4914488/24(71) Научно-исследовательский инстэлектронных вычислительных машин(56) Авторское свидетельство СССРКз 687982, кл. О 06 Р 7/50, 1982,Авторское свидетельство СССРЫ 1376080, кл. 0 06 Р 7/50, 1986,Авторское свидетельство СССРКт 1714587; кл, 6 06 Р 7/50, 11/00, 198(54) УСТРОЙСТВО ДЛЯ СЛОЖЕНИЯЧИТАНИЯ ЧИСЕЛ С ПЛАВАЮЩЕЙ 3ТОЙ й(57) Изобретение относится к области вычислительной техники и может быть применено в высокопроизводительных системах обработки информации. Целью изобретения является повышение достоверности формируемых результатов усгройства, Устройство содеркит три сумматора, два сдвигателя, два . узла предсказания кода нормализации, четыре вычитателя, восемь коммутаторов, три узла управления коммутатором, узел обработки знаков, узел сравнения четностей, узел поразрядного сравнения и введенные дополнительно четвертый сумматор, третий узел предсказания кода нормализации, девятый и десятый коммутаторй. 5 ил.Вычитатели 8, 9 определяютразность узел 24 формирует значение знака мантисмежду порядками первого и второго опе- сы Результата; которое поступает на выходрандов. На выходе 45 вычитателя 8 форми устройства. При сложении мантисс комруется уровень логического нуля при мутаторы 18, 19 под управлением узлов 27,большем порядке первого операнда, и ура 28 управленйя коммутатором пропускаютвень логической единицы - при большем навыходы 67,68 мантиссурезультата,сфорпорядке второго операнда. Под управлени- мированную- в прямом коде, с выхода 53ем сигнала на выходе 45 вычитателя 8 ком- сумматора 1 и ее предсказанный коднорма-.мутаторы 14, 15 пропускают на свои выходы лиэации с выхода 64 узла 5 предсказания47, 48 мантйссы операндов с меньшим и с 10 кода нормализации соответствейно.большим порядками соответственно, ком- В случае выполнения операции сложемутатор 16 прапускэет на выход 49 больший ния (вычитания) без нормализации (на входепорядок, а коммутатор 17 - положительную 37 разрешения нормализации устройства вразность порядков операндов в прямом ко- этом случае присутствует уровень логичеде,котораядалеепоступаетнавходвеличи ского нуля) на выходе 68 коммутатора 19ны сдвига сдвигателя 12, на котором формируется нулевой код нормализациипроизводится выравнивающий порядки: мантиссырезультата.операндов сдвиг вправо мантиссы операн- На сдвигателе 13 выполняется нормалида сменьшим порядком.,: эируюший сдвиг мантиссы результата, поУзел 24 в соответствии с информацией 20 ступающей с выхода 67 коммутатора 18на входах 34-36 формирует на выходе 52 влево на величину предсказанного кодауровень логического нуля (при необадймо- нормализации, поступающего на вход вели. сти выполнения сложения мантисс операн- чины сдвига Сдвигателя 13 с выхода 68 ком дов) или логической единицы (при: мутатора 19,необходимости выполнения вычитания ман Параллельно с работой сдвигателя 13 натисс операндов). вычитателях 10, 11 из значения большегоПод управлением сигнала на выходе 52 порядка операндов (большийпорядок сфорузла 24 в сумматорах 1, 2 начинается сложе- мирован на выходе 49 коммутатора 16) вьние (вычитание) мантисс операндов, а па- читается значение иредсказанного нараллельно в узлах 5, 6 предсказания кода 30 выходе 68 коммутатора 19 кода нормалиэанормалйзацйи по"зйаЮениям"по 5 йрЪДных .ции, йричем сумматор 3 осуществляетсяфункций транзита переноса, поступающих с корректирующую поправку "+1".выходов 59, 60,сумматоров 1, 2 и замаскиро- В случае отсутс"гвия нарушения норма. ванных с учетом значений поразрядных лиэации мантиссы результата влево под. функций генерации переноса, поступающих 35 управлением узла 29 уйравления коммутас выходов 56, 57 сумматоров 1, 2, формиру- тором коммутатор 20 пропускает на выходются два кода нормализации, котоыре сов устройства значение мантиссы результйпадают при сложении мантисс (зти коды та с выхода 69 сдвигателя 13, а коммутатор.равны истйнному или больше его на едини пропускает на выход 41 устройства знацу младшего разряда). При сложении ман чение порядка результата с выхода 77 вычитиссы результата на выходах 53, 54 тателя 10,сумматоров 1, 2 формируются всегда в пря- . В случае. нарушения нормализации манмом коде. При вычитании на одном из сум- тиссы результата влево (зто происходит,"маторов мантисса результата формируется когда на выходе 62 сумматора 1 формирует впрямом коде, а на другом суммагоре - в 45 ся уровень логической единицы при уста.дополнительном коде. Код нормализации, новленном нв выходе 52 узла 24 уровнепредсказанный для мантиссы, формируе- . логического нуля, или же когда на выходе 70. мой в прямом коде, точен или больше на сдвигателя 13 формируется уровейь логиче единицу истинного, Код нормализации, ской единицы вследствие неточного предпредсказайный для мантиссы, формируе сказания кода нормализации), на выходе,. мой вдополнительйом коде, неправильный 75 узла 29 управления коммутатороми вдальнейшем не используется, формируется уровень логической единиПри вычитании майтисс в зависимости цы; под действием которого коммутатор 20.от формируемых на выходах 62, 63 суммато- осуществляет корректирующий сдвиг впра- .ров 1,2 уровней логических сигналов комму во на одну шестнадцатеричную цифру (теттаторы 18, 19 подуправлением узлов 27,28 раду) значения мантиссй результата,управления коммутатором пропускают на поступающей с выхода 69 сдвигателя 13, свыходы 67, 68 мантиссу результата, сформи- внесением в старшие. разряды цифры "1"рованйую в прямом коде и ее предсказан- (тетрады "0001"), а коммутатор 21 пропусканый код нормализации соответственно, ет на выход 41 устройства значение порядка211784971 . 22результата с выхода 78 вычитателя 11 (поря- сумматор 4, узел 7 предсказания кода йордок с корректирующей поправкой "+1").мализации, коммутаторы 23; 24 и узел 26Контроль функционирования уст- поразрядного сравнения осуществляютройства осуществляется одновременно полный контроль сумматоров 1, 2, узлов 5, 6с выполнением в устройстве операции и 5 предсказания кода нормализации и коммуорганизованы следующим образом. таторов 18, 19.По сигналу на выходе 52 узла 24 й сиг-. Для осуществления контроля: Сдвигатеналам с выходов 62, 63 сумматоров 1, 2 ля 13 и коммутатора 20 вузел 25 сравненияформируется сигнал на выходе 72 узла 27 четйостей поступает. информация с выходауправления коммутатором, йод управлени 67 коммутатора 18, с выхода 74 коммутатораем которого коммутаторы 22,23 при вычита и с выхода 74 узла 29 управления коммунии.мантисс пропускают на выходы 79, 80 . татором. В узле 82 свертки по модулюдвасоответственнобольшуюи меньшую помо- формируется значейие предскаэываемойдулю мантиссы операндов, а при сложении мантиссы результата, Фактическая четмантисс пропускают на выходы 79, 80 со ность мантиссы результата формируется наответственно мантиссы операндов с выхо-выходе 86 узла 83 сверткй по модулю два нада 48 коммутатора 15 и с выхода 51 основании информациис выхода 71 коммусдвигателя 12." татора 20(на выход 71 подается.идополниПод управлением сигнала на выходе 52 тельная цифра), Сравнение йредсказаннойузла 24 в сумматоре 4 начинается сложение 20 (выход 85 узла 82) и фактической (выход 86(вычитание) мантисс операндов (при вычи- узла 93) четностей мантиссы результататании из большей по модулю мантиссы всег-. производится на узле 84 свертки помодулюда вычитается меньшая по модулю), а два. Результат этого сравнения поступаетпараллельно в узле 7 предсказания кода на первый разряд 43 выхода 43 признаканормализации по значениям поразрядных 25 ошибки устройства,функцийтранзитапереноса,поступающихс Таким образом, в предлагаемомуст.выхода 61 сумматора 4 и замаскированных: . ройстве для сложения-вычитанйя чисел сс учетом значений поразрядных функций ге- плавающей запятой по сравнению с.устройнерации переноса, поступающих с выхода . ством-.прототипом повышается достовер 58 сумматора 4, формируется дублирующий 30 ность формируемых на выходе результатовкод нормализации. Код нормализации, за счет организации контроля вычитанияпредсказанный для дублирующей мантис- мантисс (в прототипе осуществляется контсы, формируемой всегда в прямом коде,-то- роль только сложенйя мантисс), быстродейчен или больше на единицу истинного. В ствие.устройства остается без изменения,прямом коде вСегда формируется идублирующая мантисса результата на выходе 55 . Формула изобретениясумматора 4,В узел 26 поразрядного сравнения по-Устройство длясложения-вычитания чиступдет информация с выходов 67, 68: сел с плавающей запятой, содержащее трикоммутаторов 18, 19, с выходов 62, 63 сум. сумматора, два узла предсказания кода норматоров 1, 2, с выхода 55 сумматора 4 и с .малиэации, четыре вычитателя. два сдвигавыхода 66 узла 7 предсказания кода норма- . теля, восемь коммутаторов, три .узлализации, Нагруппе 87 элементовИСКЛОЧА- .управления коммутатором; узел обработкиЮЩЕЕ ИЛИ производится поразрядное. энаков,узелсравнениячетностейиуэелпосравнение значений мантиссы на выходе 67. 45 разрядного сравнения, причем вход мантискоммутатора 18 и дублирующей мантиссы сы-первогооперандаустройствасоединенсна выходе 55 сумматора 4, На группе 88 . первь 1 миинформационными входами перэлементов ИСКЛЮЧАЮЩЕЕ ИЛИ произво- " вогои второго коммутаторов, вторыеинфордится поразрядное сравнение выбранного мационные входы которых соединены сна выходе 68 коммутатора 19 кода нормали входом мантиссы второго операнда устройзациис дублирующим кодом нормализации ства, вход порядка первого операнда като на.выходе 66 узла 7, На узле 89 свертки по рого соединен с первым информационныммодулю два производится свертка по моду- входом третьего коммутатора, с входомлю два значений переносов на выходах 62, уменьшаемого первого.вычитателя и с вхо.63 сумматоров 1, 2 с значением управляю дом вычитаемоговторого вьМитателя, входщегосигнала на выходе 52 узла 24. Сигналы порядка второго операйда устройства соенесовпадения на выходах 91-93 объединя-динен с вторым ийформационным входомются на группе 90 элемнетов ИЛИ, выход третьего коммутатора; с входом вычитаемо 432 которой ялвяется вторым разрядом вы- го первого вычитателя и с входом уменьшахода 43 признака ошибки. Таким образом, емого второго вычитателя, выход второговычитателя соединен с первым информационньгм входом четвертого коммутатора, второй информационный вход которого соединен с выходом разности первого вычитателя, выход заемакоторого соединен с управляющими входами коммутаторов с первого по четвертыйи с первым входом узла обработки знаков, второй, третий и четвертый входы которого соединены с входамй знака мантиссы первого операнда, знака мантиссы второго операнда и режима устройства соответственно, первый и второй входы первого узла предсказания кода нормализации" сОединены с выходом функций генерации переносаи с выходом функций транзита переноса первого сумматора соответственно,первыйи второй, входы второго узла предсказания кода нормализаций соединены с выходом функций генерации переноса и с выходом функций транзита переноса второго сумматора соответственно, выход суммы первого сумматора соединен с первым информационым входом пятого коммутатора, выход суммы второго сумматора соединен с вторым информационным входом пятого коммутатора, выход первого узла предсказания кода нормализации соединен с первым информационным входом шестого коммутатора, выход второго узла предсказания кода нормализации соединен с вторым информационнйм входом"шестого коммутатора, выход первого коммутатора соединен с информационным входом первого сдвигателя, вход велйчийы сдвига которого, соединен с выходом четвертого коммутатора. выход второго коммутатора соедйнен с первым входом первого сумматора, второй вход которого соединен с выходом первого сдвигателя и с первым входом второго сумматора, второй вход которого соединен с первым входом первого сумматора, вход уровня логической единицы устройства соединен с первым входом третьего сумматора, второй входкоторого соединен с выхбдом третьего коммутатора и с входом уменьшаемого третьего вычитателя, вход вычитаемого которого соединен с входом вычитаемого четвертого вычитателя, выходом шестого коммутатора и с входом величинысдвига второго сдвигателя, информационный вход которого соединен с вь 1 ходом пятого коммутатора, управляющий вход которого соединен с выходом первого узла управления коммутатором, первый выход второго сдвигателя соединен с первым информационным входом седьмого коммутатора, выход которого соединен с первым входом узла сравнения четнестей, выход которого является выходом первого разряда признака ошибки устройства, выход мантиссы резуль тата которого соединен с выходом старших разрядов седьмого коммутатора, второй информационный вход старших и младших разрядов которого соединен с входом константы устройства и с первым выходом второго сдвигателя соответственно, выход знака мантиссы результата соединен с первым выходом узла обработки знаков, пятый вход которого соединен с выходом переноса первого сумматора, с первыми входами первого и третьего узлов управления коммутатором и с первым входом узла поразрядного сравнения, управляющий вход которого соединен с вторыми входамипервого и третьего 10 15 узлов управления коммутатором, с управляющими входами первого и второго узлов предсказания кода нормализации, с входами переносов первого и второго сумматоботки знаков, шестой вход которого соеди-, нен с выходом переноса второго сумматора, с третьим входом первого узлауправления коммутатороми с вторым входом узла поразрядного сравнения,выход которого является выходом второго разряда признака ошибки устройства, вход разрешения нормализации которого соединен с первым входом второго узла управления коммутатором, вы 30 ход которого соединен с управляющим входом шестого коммутатора, второй вход узла сравнения четностей соединен с первым выходом третьего узла управления коммутатором, третий вход которого соединен с вторым выходом второго сдвигателя, управляющий вход седьмого коммутатора соединен с вторым выходом третьего узла управления коммутатором и с управляющим входом восьмого коммутатора, первый информаци 40 онный вход которого соединен с выходом третьего вычитателя, выход третьего сумматора соединен с входом уменьшаемого четвертого вычитателя, выход которого соединен с вторым информацйонным вхо 45 дом восьмого коммутатора, выход которого является выходом порядка результата устройства, о тл й ч а ю щ е е с я тем, что, с целью повышения достоверности формируемых в устройстве результатов, оно допол 50 нительно содеркит четвертый сумматор,третий узел предсказания кода нормализации, девятый и десятый коммутаторы, причем первые информационные входы девятого и десятого коммутаторов соедине 55 ны с выходом второго коммутатора, выход девятого коммутатора соединен с первым входом четвертого сумматора, второй вход которого соединен с выходом десятого коммутатора, вторые входы девятого и десятого коммутаторов соединены с выходом первого ров, с входами режима первого и второго20 сумматоров и с вторым выходом узла обра26 1784971 25 50 сдвигателя, управляющие входы дввятогр и десятого коммутаторов соединены с выходом первого узла управления коммутатором и с вторым входом второго узлауправления коммутатором, первый и второй входы третьего узла предсказания кода нормализации сбединены с выходами функций генерации переноса и транзита переноса четвертого сумматора соответственно, выход суммы четвертого сумматора соединен с третьим входом узла поразрядного сравнения, четвертый вход которого соединен с выходом пятого коммутатора и с третьим входом узла срэвненйя четноСтей, входы переноса и режима четвертого сумматора исправляющий 5 вход третьего узла предсказания кода нормализации соединены с вторым выходом узла обработки знаков, выходтретьего узла предсказания кода нормализации соединен с пятым входом, узла поразрядного 10 сравнения, шестой вход которого соединен с выходом шестого коммутатора.1784971 Р А. Лукач оставитель А. Синякехред М.Моргентал Кор акто ляда Производственно-издательский комбинат "Патент", г, Ужгород, ул,Гагарина, 10 Заказ 4365 Тираж . Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ ССС 113035. Москва, Ж, Раушская наб., 4/51784971 10 20 30 35 50 3ройства результатов из-за отсутствия средств встроенного контроля.Наиболее близким, по технической сущности к предлагаемому изобретению является устройство для сложения-вычитания чисел с плавающей запятой-, сбдержащее три сумматора; четыре вычитателя, два сдвигателя, два узла предсказания кода нормализаКЙй; "восемь коммутаторов, три узла управления коммутатором, узел обработки знаков, узел сравнения четностей и узел поразрядного сравн(енйя, причем вход мантиссы первого операнда устройства соединен с первыми входами первого и второго: коммутаторов, вторые входы которых соединены с входом мантиссы второго операнда устройства, вход порядка первого операнда которого соединен с первым вхо. дом третьего коммутатора, с входом уменьшаемого первого вычитателя и с входом вычйтаемого второго вычитателя, вход порядка второго Операнда устройства соединен с вторым входом третьего коммутатора, с входом вычитаемого первоговычитателя и . с входом уменьшаемого второго вычитателя, выход второго вычитателя- с первым входом четвертого коммутатора, второй вход которого соединен с йервым выходом первого вычитателя, второй выход которого соединен с управляющими входами коммутаторов с первого по четвертый и с первым входом узла обработки знаков, второй,третий и четвертый входы которого соединены с входом знака мантиссы первого операнда, входом знака майтиссы второго операнда и с входом режима устройства соответственно, первый и второй входы первогоузла предсказания кода нормализации соединены с выходом функций генерации переноса и с выходом функций транзита переноса первого сумматора соответственно, первый и второй входы второго узла предсказания кода нормализации - с выходом функций генерации переноса и с выходом функций транзита переноса второгосумматора соответственно, выход суммы первого сумматора соединен с первыми входами пятого коммутатора, узла сравнения четностей и узла поразрядного сравнения, выход суммы второго сумматора - с вторыми входами пятого коммутатора, узла сравнения четностей и узла поразрядного сравнения, выход первого узла предсказанйя кода нормализации - с первым входом шестого коммутатора и третьим входом узла поразрядного-сравнения. выход второго узла предсказания кода нормализации - с вторым входом шестого коммутатора и четвертым входом узла поразрядного сравненйя, выход первого коммутатора - с информационным входом первого сдвигателя, вход величины сдвига которого соединен с выходом четвертого коммутатора, выход второго коммутатора - с первым входом первого сумматора, второй вход которого соединен с выходом первого сдвигателя и с первым входом второго сумматора; второй вход которого соединен с первым входом первого сумматора, вход уровня логической единицы устройства соединен с первым входом третьего сумматора, второй вход которого соединен с выходом третьего коммутатора и с входом уменьшаемого вычитателя, вход вычитаемого которого соеди 15 нен с входом вычитаемого четвертого вычитателя, выходом шестого коммутатора и с входом величины сдвига второго сдвигателя, информационный вход которого соединен с выходом пятого коммутатора,управляющий вход которого соединен с выходом первого узла управления коммутатором и третьим входом узла сравнения четностей, первый выход второго сдвигате- ля соединен с первым входом седьмого ком мутатора, выход которого соединен с четвертым входом узла сравнения четностей, выход которого является первым разрядомвыхода признака ошибки устройства, выход мантиссы результата которого соединен со старшими разрядами выхода седьмого коммутатора, старшие разряды второго входа седьмого коммутатора соединены с входом константы устройства, а младшие разряды - с первым выходом второго сдвигателя, выход знака мантиссы результата - с первым выходом узла обработки знаков,пятыйвход которого соединен с выходом переноса первого сумматора, с первыми входами узлов управления коммутатором с 40 первого по третий и с пятым входом узла поразрядного сравнения, управляющий вход которого соединен с вторыми входами узлов управления коммутатором с первого по третий, с управляющими входами узлов 45 предсказания кода нормализации, с входами переносов первого и второго сумматоров с входами режима первого и второго сумматоров и с вторым. выходом узла обработки знаков, шестой вход которого соединен с выходом переноса второго сумматора, с третьими входами первого и второго узлов управления коммутатором и с шестым входом узла поразрядного сравнения, выход которого является вторым разрядом выхода 55 признака ошибки устройства, вход разрешения нормализации которого соединен с четвертым входом второго узла управления коммутатором, вь 1 ход которого соединен с управляющим входом шестого коммутатора,пятый вход узла сравнения четностей со1784971 10 20 35 40 единен с первым выходом третьего узла управления коммутатором, третий вход которого соединен с вторым выходом второго сдвигателя, управляющий вход седьмого коммутатора соединен с вторым выходом третьего узла управления коммутатором и с управляющим входом восьмого коммутатора, первый вход которого соединен с выходом третьего вычитателя, выход третьего сумматора соединен с входом уменьшаемого четвертого вычитателя, выхОд которого соединен с вторым входом восьмого коммутатора, выход которого является, выходом порядка результата устройства (3. По сравнению с предыдущим, данное устройство имеет более высокое быстродействие за счет того, что отсутствует дополнительный такт преобразования дополнительного кода отрицательного результата в прямой код в случае хранения чисел в памяти в прямом коде (в ЕС ЭВМ числа в форме с плавающей запятой хранятся в памяти в прямом коде) и более высокую достоверность формируемых результатов устройства, т,к, полным контролем (т.е. контроль осуществляется как при сложении, так и при вычитании мантисс) охвачены второй сдвигатель, пятый и седьмой коммутаторы, а. также частичным контролем (т.е, контролем только при сложении мантисс) охвачены первые и вторые сумматоры и узлы предсказания кода нормализации;Недостатком этого устройства является низкая достоверность формируемых на выходе устройства результатов при вычитании мантисс, т.к, в этом случае не контролируется функционирование сумматоров и узлов предсказания кода нормализации.Цель изобретения - повышение досто- верности формируемых результатов устройства.. Поставленная цель достигается тем, что устройство для сложения-вычитания чисел с плавающей запятой, содержащий три сумматора, два узла предсказания кода нормализации, четыре вычитателя, два сдвигэтеля, восемь коммутаторов, три узла управления коммутатором, узел обработки знаков, узел сравнения четностей и узел поразрядного сравнения, причем вход мантиссы первого операнда устройства соединенс первыми входами первого и второго коммутаторов, вторые входы которых соединены с входом мантиссы второго операнда устройства, вход порядка первого операнда которого соединен с первым входом третьего коммутатора, с входом уменьшаемого. первого вычитателя и с входом вычитаемого второго вычитателя, вход порядка второго операнда устройства - с вторым входом третьего коммутатора, с входом вычитаемого первого вычитателя и с входом уменьшаемого второго вычитателя, выход второго вычитателя - с первым входом четвертого коммутатора, второй вход которого соединен с первым выходом первого вычитателя, второй выход которого соединен с управляющими входами коммутаторов с первого по четвертый и с первым входом узлаобработки знаков, второй, третий и четвертый входы которого соединены с входом знака мантиссы первого операнда, с входом знака мантиссы второго операнда и с входом режима устройства соответственно, первый и второй входы перваго узла предсказания кода нормализации соединены с выходом функций генерации переноса и с выходом функций транзита переноса первого сумматора соответственно, первый и второй входы второго узла предсказания кода нормализации - с выходом функций генерации переноса и с выходом функций транзита переноса второго сумматора соответственно, выход суммы первого сумматора соединен с первым входом пятого коммутатора, выход суммы.второго сумматора - с вторым входом пятого коммутатора, вь 1 ход первого узла предсказания кода нормализации - с первым входом шестого коммутатора, выход второго узла предсказания кода нормализации - с вторым входом шестого коммутатора, выход первого коммутатора - с информационным входом первого сдвигателя, вход величины сдвига которого соединен с выходом четвертого коммутатора, выход второго коммутэтора - с первым входом первого сумматора,второй вход которого соединен с выходом первого сдвигателя и с первым входом второго сумматора, второй вход которого соединен с первым входом первого сумматора,вход уровня логической единицы устройства - с первым входом третьего сумматора, второй вход которого соединен с выходом третьего комМутатора и с входом 50 уменьшаемого третьего вычитателя, вход вычитаемого которого соединен с входом вычитаемого четвертого вычитателя, выходом шестого коммутатора и с входом величины сдвига второго сдвигателя, информационный вход которого соединен. с выходом пятого коммутатора, управляющйй вход пятого коммутатора - с выходом первого узла управления коммутатором; первый вь 1- ход второго сдвигателя соединен с первым входом седьмого коммутатора, выход кото-.рогосоединен с первым входом узла сравнения четностей, выход которого является первым разрядом выхода признака ошибки устройствавыход мантиссы результата которого соединен со старшими разряда ми выхода седьмого коммутатора, старшйе разряды второго входа которого сбедйнены с входом константы устройства, амладшие разряды - с первым выходом второго сдвигателя, выход знака 10 мантиссы результата - с первым выходом узла обработки знаков, пятый вход которо-; го соединен с выходом переноса первого сумматора,с первыми входами первого и третьегоузлов управления коммутатором и с 15: первым входом узла поразрядного сравнения, управляющий вход которого соединен с вторыми входами первОгои третьего узлов управления коммутатором, с управляющими входами первого и второго узлов 20 предсказания кода йормалиэации,с входами переносов первого и второго сумматоров; с входами режима первого и второго сумматоров и с вторым выходом узла обработки знаков, шестой вход которого 25: соедйией с выходом переноса второго суйматора, с третьим входом первого узла управления коммутатором и с вторым входом узла поразрядного сравнения, выход которого является вторым разрядом выхо да признака ошибки устройства, вход разрешения нормализации которого соединен с первым входом второго узла управления коммутатором, выход которого соединен с управляющим входом шестого ЗБ коммутатора, второй вход узласравнения четиостей - с первым выходом третьего узла управления коммутатором, третийвход которого соединен с вторым выхбдом второго сдвигателя, управляющий 40 вход седьмого коммутатора - с вторым выходом третьего узла управления коммутато-.ром и с управляющим входом восьмого коммутатора, первый вход которого соединен с выходом третьего вычитателя, выход 45 третьего сумматора - с входом уменьшаемого четвертого вычитателя, выход которого соединен с вторым входом восьмого комму- татора, выход которого является вь 1 ходом порядка результата устройства. Дополни тельно введены четвертый сумматор, третий узел предсказания кода нормализации, девятый и десятый коммутаторы, причем первый вход девятого коммутатора соединен с первым входом десятого коммутатора и с 55 выходом второго коммутатора, выход девятого коммутатора - с первым входом четвертого сумматора, второй вход которого соединен с выходом десятого коммутатора, .второй вход девятого коммутатора - с вторым входом десятого коммутатора и с выходом первОго сдвигателя, управляющие входы девятого и десятого коммутаторов соединены с выходом первого узла управления коммутатором и с вторым входом второго узла управления коммутатора, первый и второй входы третьего узла предсказания кода нормализации - с вьходом функций генерации переноса и с выходом функции транзита переноса четвертого сумматора соответственно, выход суммычетвертого сумматора соединен с третьим входом узла поразрядного сравнения, четвертый вход которого соединен с выходом пятого коммутатора и с третьим входом узла сравнения четностей, входы переноса и режима четвертого сумматора и управляющий вход третьего узла предсказания кода нормализации соединены с вторым выходом узла обработки знаков, выход третьего узла предсказания кода нормализации соединен с пятым входом узла поразрядного сравнения, шестой. вход которого соединен.с выходом шестого коммутатора,Предлагаемое устройство для сложения-вычитания чисел с плавающей запятой сОдержит такие отличительные признаки, как четвертый сумматор, третий узел предсказания кода нормализации, девятый и десятый коммутаторы, которые отсутствуют во всех аналогах и благодаря которым достигается положительный эффект - повышение достоверности формируемых результатов устройства за счет контроля вычитания мантисс.1 аким образом, т.к. в предлагаемом техническом решении имеются отличительные признаки, отсутствующие во всех аналогах и обеспечивающие достижение поставленной цели, то данное техническое решение соответствует критерию "существенные отличия",Нэ Фиг 1 приведена структурная схема устройства для сложения-вычитания чисел с плавающей запятой; нэ фиг.2 - функциональная схема девятого коммутатора; нэ фиг,З - структурная схема узла сравнения четиостей; иа фиг.4 - структурная схема узла поразрядного сравнения: на фиг,5 - функциональная схема второго узла управления коммутатором.Устройство для сложеиия-вычитания чисел с плавающей запятой (фиг.1) содержит сумматоры 1-4 с первого по четвертый соответственно, узлы Бпредсказания кода нормализации с первого по третий соответственно, вычитатели 8-11 с первого по четвертый соответственно, первый 12 и второй 13 сдвигатели, коммутаторы 14-23 с первого по десятый соответственно, узел 24 обработки знаков, узел 25 сравнения четностей, узел 26 поразрядного сравнения, узлы 27-29 управления коммутатором с первого по третий соответственно, вход 30 мантиссы первого операнда, вход 31 мантиссы второго операнда, вход 32 порядка первого операнда, вход 33 порядка второго операн 10 да, вход 34 знака мантиссы первого операнда, вход 35 знака мантиссы второго операнда, вход 36 режима устройства, вход 37 разрешения нормализации, вход 38 кон,станты устройства, вход 39 уровня логиче 15 ской единицы устройства, выход 40 мантиссы результата, выход 41 порядка результата, выход 42 знака мантиссы результата, выход 43 признака ошибки устройства, первый 44 и второй 45 выходы.вычитателя 8, выход 46 вычитателя 9,20 выходы 47-.50 коммутаторов 14-17 соответственно, выход 51 сдвигателя 12, второй выход 52 узла 24 обработки знаков, выходы 53 - 55 сумм сумматоров 1, 2 и 4 соответственно, выходы 56-58 функций генерации переноса сумматоров 1, 2 и 4 соответственно, выходы 59-61 функций транзита переноса сумматоров 1, 2 и 4 соответственно, выходы 62, 63 переноса сумма 30 торов 1, 2 соответственно, выходы 64-66 узлов 5 - 7 предсказания кода нормализации соответственно, выходы 67, 68 коммутаторов 18, 19 соответственно, первый 69 и второй 70 выходы сдвигателя 13, выход 71 коммутатора 2 О, выходы 72, 73 узлов 27, 28. 35 управления коммутатором соответственно, первый 74 и второй 75 выходы узла 29 управления коммутатором; выход 76 сумматора Звыходы 77, 78 вычитателей 10, 11 соответственно, выходы 79, 80 коммутаторов 22, 23 соответственно."Вход 30 мантиссы первого операнда устройства соединен с первыми входами первого 14 и второго 15 коммутаторов, вторые 40 дом уменьшаемого второго вычитателя 9,выход 46 второо вычитателя 9 - с первым входам четвертого коммутатора 17, второй вход которого соединен с первым выходом 44 первого вычитателя 8, второй выход 45 которого соединен с управляющими входавходы которых соединены с входом 31 мантиссы второго операнда устройства, вход 32порядка первого операнда которого соединен с первым входом третьего коммутатора 16, с входом уменьшаемого первоговычитателя 8 и с входом вычитаемого второго вычитателя 9, вход 33 порядка второгооперанда ус"ройства соединен с вторым:входом третьего коммутатора 16, с входомвычитаемого первого вычитателя 8 и с вхоми коммутаторов 14 - 17 и с первым входом узла 4 обработки знаков, второй, третий и четвертый входы которого соединены с входом 34 знака мантиссы первого операнда, входом 35 знака мантиссы второго операнда и с входом 36 режима устройства соответствейно, первый и второй входы первого узла 5 предсказания кода нормализации соединены с выходом 56 функций генерации переноса и с выходом 59 функций транзита переноса-первого сумматора 1 соответственно,"первый и второй входы второго узла 6 предсказания кода нормализации - с выходом 57 функций генерации переноса и с выходом 60 функций транзита переноса второго сумматора 2 соответственно, выход 53 суммы первого сумматора 1 соединен с первым входом пятого коммутатора 18, выход 54 суммы второго сумматора 2 - с вторым входом пятого коммутатора 18, выход "64 первого узла 5 предсказания кода нормализации - с первым входом шестого коммутатора 19, выход 65 второгоузла 6 предсказания коданормализации - с вторым входом шестого коммутатора 19, выход 47. первого коммутатора 14 - с информационным входом первого сдвигателя 12; вход величины сдвига которого соедйнен с выходом 50 четвертого коммутатора 17, выход 48 второго коммутатора 15 соединен с первым входом первого сумматора 1, вторым входом второго сумматора 2 и с первыми входами девятого 22 и десятого 23 коммутаторов, выход 51 перного сдвигателя 12 - с первым входом второго сумматора 2, вторым входом первого сумматора 1 и с вторыми входами девятого 22 и десятого 23 коммутаторов, вход 39 уровня логической единицы устройства соединен с первым входом третьего сумматора 3, второй вход которого соединен с выходом 49 третьего коммутатора 16 и с входом уменьшаемого третьего вычитателя 10, вход вычитаемого которого соединен с входом вычитаемого четвертого вычитателя 11, выходом 68 шестого коммутатора 19 и с входом величйны сдвига второго сдвигателя 13, информацйонный вход котороо соединен с выходом 67 пятого коммутатора 18, управляющие входы пятого 18,девятого 22 и десятого 23 коммутаторов соединены с выходом 72 первого узла 27 управления коммутатором и с вторым входом второго узла 28 управления коммутатором, первый выход 69 второго сдвигателя 13 - с первым входом седьмого коммутатора 20, выход 71 которого соединен с первым входом узла 25 сравнения четностей, выход 431 которого является первым разрядом выхода 43признака ошибки устройства, выход 40 мантиссы. результата которого соединен о старшими разрядами выхода 71 седьмого коммутатора 20, старшие разряды второго входа которого соединены с входом 38 константы устройства, а младшие разряды - с первым выходом 69 второго сдвигателя 13, выход 42 знака мантиссы результата соединен с первым выходом узла 24 обработки знаков, пятый вход которого соединен с выходом 62 переноса первого сумматора 1, с первыми входами первого 27 и третьего 29 узлов управления коммутатором и с первым входом узла 26 поразрядного :. сравнения, управляющий вход которого соединен с.вторыми входами первого 27 и третьего 29 узлов управления коммутатором, с управляющими входами узлов 5-7 предсказания кода нормализации, с входами переноса и режима сумматоров 1, 2 и 4 и с вторым выходом 52 узла 24 обработки знаков,шестой вход которого соединен с выходом 63 переноса второго сумматора 2, с третьим входом первого узла 27 управ. ления коммутатором и с вторым входом узла 26 поразрядного сравнения, выход 432 которого является вторым разрядом выхода 43 признака ошибки устройства, вход 37 разрешения нормализации которого соединен с первым входом второго узла 28 управления коммутатором, выход 73 которого соединен с управляющим входом шестого коммутатора 19, второй вход узла 25 сравнения четностей соединен с первым выходом 74 третьего узла 29 управления коммутатором, третий вход которого соединен с вторым выходом 70 второго сдвигателя 13, управляющий вход седьмого коммутатор 20 соединен с вторым выходом 75 третьего узла 29 управления коммутатором и с управляющим входом восьмого ком-, мутатора 21, перв .) вход которогосоединен с выходом 77 третьего вычитателя 10, выход 76 третьего сумматора 3 соедийен с входом уменьшаемогочетвертого вычитателя 11, выход 78 которого соединен с вторым входом восьмого коммутатора 21, выход которого является выходом 41 порядка результата устройства, выход 79 девятого коммута, тора 22 соединен с первым. входом четвертого сумматора 4, второй вход которого соединен с выходом 80 десятого коммутатора 23, первый и второй входы третьего узла 7 предсказания кода нормализации соединены с выходом 58 функций генерации переноса и с выходом функций 61 транзита переноса четвертого сумматора 4 соответственно, выход 55 суммы четвертого сумматора 4соединен с третьим входом узла 26 поразрядного сравнения, четвертый вход которого соединен с выходом 67 пятого коммутатора 18 и с третьим входом узла 25 сравнения четностей, выход 56 третьего узла 7 предсказания кода нормализации соединен с пятым входом узла 26 поразрядного сравнения, шестой вход которого соединен с выходом 68 шестого 10 коммутатора 19. 20 модулю два и группы 90 элементов ИЛИ Второй узел 28 управления коммутатором содержит (фиг.5) два элемента И 94, 95.Рассмотрим функциональное назначение и реализацию основных блоков и узлов устройства для сложения-вычитания. чисел с плавающей запятой,Вычитатели 8, 9, сдвигатель 12, коммутаторы 14-17 обеспечивают выравнивание порядков операндов,Вычитатели 8, 9 предназначены для определения разности порядков операндов, причем на выходе 44 вычитателя 8 формируется разность между порядком первого и 25 30 второго операндов, а на выходе 46 вычитателя 9 - разность между порядком второго и первого операндов. На выходе 45 вычита- теля 8 формируется значение заема, уровень логического нуля которого показываЕт 40 нато, что порядок первого операнда больше порядка второго операнда Вычитатели 8, 9 могут быть реализованы различными способами, например, на сумматорах с"инверторами,Коммутаторы 14-17 уйравляются сигналом с выхода 45 вычитателя 8. Так, при. значении заема, равном "0"("1"), на выход 49 коммутатора 16 поступает значение порядка первого (второго) операнда, на выход 48 коммутатора 15 - значение мантиссы первого (второго) операнда, на выход 47 коммутатора 14- значение мантиссы второго(первого) операнда, на выход 50 коммутатора 17 - значение разности порядков операндов выхода 44 вычитателя 8 (с выхода 46 вычитателя 9) в прямом коде. Коммутаторы 14-17 могут быть реализованы различными способами, например на элементах2 И-ИЛИ,Коммутатор 22 (23) содержит группу 81элементов 2 И-ИЛИ (фиг,2).Узел 25 сравнения четностей содержит 15 (фиг,3) узлы группы 82-84 свертки по модулю два.Узел 26 поразрядного сравнения содер-.жит (фиг.4) группы 87, 88 элементов ИСКЛ)ОЧАЮЩЕЕ ИЛИ, узел 89 свертки по1784971 13Сдвигатель 12 предназначен для выпол- . ниях мантисс и порядка всегда иметь в устнения необходимого при выравнивании ройстве результат вычитания мантисс в пряпорядков операндов сдвига вправо ман-: мом коде (либо на выходе 53 суммытиссы операнда с меньшим порядком. На . сумматора 1, либо на выходе 54 суммы сумвход величины сдвига сдвигателя 12 посту маторэ 2), Отметим также, что при выполнепаетинформациясвыхода 50 коммутаторании в устройстве сложенйя мантисс17, В ЕС ЭВМ с целью повышения точйо: сумматоры 1 и 2 при правильном функциости выполнения арифметических опера;нировании формируют на своих выходахций при выполнении сложения-вычитанияодинаковые результатьг. Сумматоры 1, 2 моиспользуется дополнительная шестнадца гут быть построены любым,из известныхтеричная цифра (тетрада), Поэтому может способов,быть предусмотрено расширение выхода 51Коммутатор.18 предназначен для выбосдвигателя 12 на однудополнительную циф-: . ра с выходов 53, 54 суммы сумматоров 1, 2ру, Сдвигатель 12 может быть реализованмантиссы результата в прямом коде, Приразличными способами, например, как это 15 сложении мантисс на выход 67 коммутатораописано, -.: 18 всегда передается значение суммы с выТаким образом,на выход 49 коммутато" хода 53 сумматора 1. Коммутатор 18 гложетра 16 поступает значение большего порядка быть реализован на элементах 2 И-ИЛИ.операндов, нэ выход 48 коммутатора 15 - , Узел 27 управленйя коммутатором упзначение мантиссы операнда с большим по равляет работой коммутатора 18, причем и арядком, на выход 51 сдвигателя 12 - знэче-,его выходе 711 (722) формируется уровеньние сдвинутой вправо мантиссы операнда с"- логической единицы.в случае необходимоменьшим порядком . стипропуска на выход 67 коммутатора 18Сумматоры 1, 2, коммутатор 18, узел 27 . информации с выхода 53 суммы сумматорауправления коммутатором и узел 24 абра 1 (с выхода 54 суммы сумматора 2). Узел 27боткизнаковобеспечиваютслокение-вычи-.управления коммутатором может быть реа.тание мантисс операндов с учетом знаков: лизовэн на двух элементах 2 И и одногл элемантисс операйдов (знаки мантисс операн- менте 2 ИЛИ,дов поступают на входы 34, 35 устройства)Узел 24 обработки знаков формируети режима работы устройства (режим, опера управляющий сигнал на выходе 52 для сум. ции "сложение" или "вычитание" задается маторов 1, 2 и 4, узлов 5, 6 и 7 предсказанияна входе 36-устройства), На первом выходекода нормализации, узла 26 поразрядного- блока 24 формируется знак мантиссы ре-сравнения иузлов 27,29 управленйя коммузультата, который поступает нэ выход 42 татором на основеэналйзэзнаков мантисс. устройства, На втором выходе 52 блока 24 35 операндов (знаки поступают на входы 34 и. устройства на сложение или вычитания ман- поступающего на вход 36 устройства, а тактисс; . " ". . ке формирует знак"мантиссы результата,"Сумматоры 1, 2 предназначены для дойолнительно используя значение управсложения-вычитания мантисс операндов, 40 ляющего сигнала навьаоде 45 заема вычипоступающих йаих входы после выравнивэ-;тателя 8 и значения выходных переносовния порядков с выхода 48 коммутатора 15 и сумматоров 1, 2 на выходах,62, 63 соответс выхода 51 сдвигателя 12, Режим работы . ствейно. Узел 24 обработки знаков можетсумматоров 1, 2 определяется уровнем ло-; быть реализован на элементах И, ИЛИ, НЕгического сигнала, поступающего на их вхо и ИСКЛЮЧАЮЩЕЕ ИЛИ (3).ды режима с выхода 52 узла 24 обработкиУзлц 5, 6 предсказания кода нормализэзнаков(для определенности предполагает-, ции, коммутатор 19 и узел 28 управленияся, что уровень логического нуля соответст- коммутатором обеспечивают предсказаниевует сложению мантисс, а уровень кода нормализациидлямайтиссы результа-.логической единицы - вычйтанию мантисс, 50 та, формируемой в прямом коде, Узлы 5, 6которое выполняется путем сложения - предсказания кода нормализациимогутуменьшаемой мантиссы с дополнйтельным быть реализованы так хе, как в йрототипе 3,кодом вычитаемой мантиссы), Отметим, что Узлы 5, 6 предсказания кода нормализацилпри вычитании мантисс, сумматор 1 выпал- наоснове функций генерации и транзитаняет вычитание мантиссы операнда с мень переносов предсказывают коды нормализашим порядком из мантиссы операнда с ции мантисс, формируемых на выходах 53,большим порядком, а сумматор 2 - вычита сумматоров 1, 2 соответственно, причемние мантиссы операнда с большим поряд- код нормализации преДСказывается с точком из мантиссы операнда с меньшим ностьюдоединицымладшегоразрядатольпорядком. Это позволяет при любых значе- ко для мантиссы результата, формируемой в1784971 15прямом коде (получаемый код нормализации либо равен истинному, либо больше его на единицу младшего разряда). Код,нормализации для мантиссы, формируемой в дополнительном коде, предсказывается 5 неверно, однако он в дальнейшем в устройстве не используется; т.к. не передается навыход 68 коммутатора 19. При сложении мантисс двух операндов (операндь 1 могут быть как нормализованными, так и ненор малйзованными) код нормализации мантиссы результата можно определить по функциям" транзита переноса с точностыюдо-единицы младшего разряда (предсказанный код равен истинному либо боль ше его на единицу младшего разряда). При вычитанйи мантисс двух операндов функций генерации переноса используются для формирования кода маски, а код нормализации мантиссы результата определяется 20 по маскированным функциям транзита переноса с точностью до единицы младшего разряда(предсказанный код равей истинному, либо больше его на единицу младшего разряда). . .: ,: . . . 25Коммутатор 19 предназначен для выбора с выходов 64, 65 узлов соответственно 5, 6 предсказанного кода нормализации мантиссы в прямом коде. Коммутатор 19 может быть реализован на элементах 2 ИИЛИ.30Узел 28 управления коммутатором (фиг.5) управляет работой коммутатора 19, причем на его выходе 731(732) формируется урОвень логической единицы в случае необходимости пропуска на выход 68 коммутато ра 19 информации с выхода 64 узла 5 (с выхода 65:узла 6). При выполнении операций сложения-вычитания без нормализации мантиссы результата на вход 37 устройства поступает уровень логического нуля, под 40 действйем которого на выходах 731, 732 узла 28 формируются нулевые уровни, В этом . случае на выход 68 коммутатора 19 выдает-ся нулевая информация независимо от значений на выходах 64, 65 узлов 4;Б. Узел 28 45 управления коммутатором может быть реализован на двух элементах 2 И, как зто показано на фиг.5. Сдвигатель 13, коммутатор 20 и узел 29 50 управления коммутатором обеспечивают .выполнение нормализующего сдвига ман- тиссы результата,Сдвигатель 13 выполняет сдвиг влево мантиссы результата, поступающей 55 с вйхода 67 коммутатора 18 по коду нормализации, поступающему с вь 1 хода 68 коммутатора 19. Сдвигатель 13, как и сдви- гатель 12, может быть реализован известными способами. Коммтуатор 20 выполняет корректирующий сдвиг мантиссы результата вправо на один разряд (на тетраду) в случае нарушения нормализации влево. либо при сложении мантисс на сумматорах 1, 2 (значения пере-. носов на выходах 62, 63 равны "1" при.значении уровня логического сигнала на выходе 52 узла 24 равном "0") либо при нормализирующем сдвиге на сдвигателе 13 из-за неправильно предсказанного кода нормализации (на выходе 70 старшего дополнительного разряда сдвигателя 13 сформирован уровень логической единицы), при этом в старший разряд мантиссы результата со входа 36 устройства вводится код "0001", В противном случае информация через коммутатор проходит транзитом. Коммутатор 20 может бйть реализован на элементах И, ИЛИ, НЕ,Узел 29 управления коммутатором управляет работой коммутаторов 20, 21, причем в случае необходимости корректирующего сдвига мантиссы вправо на шест.- надцатеричный разряд (на одну тетраду) на вход коммутатора 21 передается результат с выхода 78 вычитателя 11, Узел 29 управления коммутатором может быть реализован на элементе 2 И и элементе 2 ИЛИ 33,Сумматор 3, вычитатели 10, 11 и коммутатор 21 обеспечивают быстрое внесение корректирующей поправки в порядок результата при выполнении нормализующего сдвига влево мантиссы на сдвигателе 13 л корректирующего сдвига вправо мантиссы на коммутаторе 20.Сумматор 3 предназначен для внесения в порядок результата корректирующей поправки "+1", которая необходима при нарушении нормализации влево мантиссы результата либо при сложении мантисс йа сумматорах 1; 2 либо при нормализирующем сдвиге на сдвигателе 13 в связи с неточным предсказанием кода нормализации, Сумматор 3 может быть построен любым из известных способов.Вычитатель 10 вычитает из большего порядка операндов, поступающего с выхода 49 коммутатора 16, значение кода нормализации, поступающего с выхода 68 коммутатора 19.Вычитатель 1 вычитает иэ большего порядка операндов с учетом его предварительной поправки на"+1" в сумматоре 3, значенйе кода нормализации, поступающее с выхода 68 коммутатора 19,Вычитатели 10, 11 могут быть реализованы различными способами, например на сумматорах с инверторами,Коммутатор 21 предназначен для выдачи на выход 41 устройства конечного значе178497117 . : 18ния порядка результата либо с выхода,77 меньшей по модулю мантиссы операндов,вычитателя 10, либо с выхода 78 вычитателя При сложении мантисс коммутатор 22 всег 11 под управлением сигнала,.сформирован- да йропускает,например, мантйссу с выхоного на выходе 75 узла 29 управления ком- да 48, а коммутатор 23- с выхода 51,мутатором. Коммутатор 21 может быть 5Узел 25 сравнейиячетностегг.преднаэреализован на элементах 2 ИИЛИ. .:. : начен для контроля сдаигателя 13 и коммуСумматор 4, узел 7 предсказания кода - татора 20 путем сравненйяпредсказанной.нормализации; коммутаторы 22, 23, узел 25и фактической четностей мантиссы резуль-сравнения четностей и узел 26 поразрядно-: тата. Предсказанйая .четность мантиссыго сравнения обеспечивают полный конт результата определяется четностью резульфоль устройства. Сумматор 4 и узел 7 тата на выходе 67 коммутатора 18(переноспредсказания кода нормализации предназ-учитывается только при сложении мантиссначены для формирования дублирующих: сигналом на выходе 74 узла 29 управлениярезультатов для мантисс результатов, ггол- коммутатором). Предсказан ная четкостьучаемых на выходах соответственно 67 и 68 15 формируется на выходе 85 узла 82 сверткикоммутаторов 18 и 19, При сложении ман- по модулю два (фиг,З), Фактическая четтисс операндов фактически дублируется ра- ность результата формируется на выходе 86бота обоих сумматоров 1, 2 и узлов 5, 6: узла 83 свертки по модулю дваСравнениепредсказания кода нормализации (то есть в фактической и предсказанной четкостей реустройстве осуществляется троирование), а 20 зультата производится в узле 84 свертки попри вычитании - только работа одйого иэ модулю два.сумматоров 1 и 2, на выходе которого ре-: " .Узел 26 поразрядного сравнения предэультат сформирован в прямом коде, и соот- назначей для кон гроля функционированияветствующего ему узла предсказания кода.сумматоров 1, 2, узлов 5, 6 предсказанияйормализации; . 25 кода нормализации и коммутаторов 18, 19.Сумматор 4 предназначен для сложе- прй сложении-вычитании мантисс операнния-вычитания мантисс операндов, посту- дов путем поразрядного сравнения значепающих на его входы с выходов 79, 80 ния мантиссы результата на выходе 67коммутаторов соответственно 22, 23. При.коммутатора 18 и дублирующего значениявычитании мантисс на выход 79 всегда по мантиссы результата на выходе 55 сумматодается большая по модулю мантисса опе-: ра 4, значения предсказанного кОда нормарандаа йа выход 80 - меньшая по модулю лизации на выходе 68 коммутатора 19 и.мантисса операнда. поэтому на выходе 55 . дублирующего значения предсказаного косумматора 4 результат всегда будет положи- да нормализации на выходе 66 узла 7 предтельный впряйом коде. При слокенииман сказания кода норалиэации, а такжетйСс порядок их поступления на входысравнения сигналов переноса на выходахсумматора 4 произвольный, Режим работы . 62, 63 сумматоров 1, 2 с учетом управляющеСумматора 4 определяется урбвнем логиче- го сигнала на выходе 52 узла 24 обработкиСкого сигнала, поступающего на его вход знаков. Узел 26 поразрядного сравнениярежима свыхода 52 узла 24 обработки зна, может быть реалйзован в соответствии сМов, Сумматор 4 может быть построен лю: фиг.4,Ьым из известных способов,: :. Устройство для сложения-вычитания чиУэел 7 предсказания кода нормалиэа-: сел с плавающейзапятой работает следуюции обеспечивает предсказание дублирую- щим образом,щего кода нормализации для мантиссы 45Результата, формируемого на сумматоре 4, -: На входы 30, 31 устройства поступаютОн по построению и функционированию: значения мантисс первого и вторОго опееналогичен узлам 5, 6 предсказания кода рандов соответственно. На входы 32, 33 усИормалиэации. . " : : ;.тройства поступают значения порядковКоммутаторы 22, 23 управляются сигйа первого и второго операндов соответственлом с выхода 72 узла 27 управления комму-" но. На входы 34,35 устройства поступаюттатором, Коммутаторы 22, 23 могут быть значения знаков мантисс первого и вторбэлиэованы на элементах 2 ИИЛИ, как рого операндов соответственно, На входйоказано на фиг.З для коммутатора 22; 36 режйма устройства.йоступзет уровеньПри вычитании мантисс коммутатор 22 55 логического нуля при выполнении операпредназначен для выбора с выхода 48 ком- . ции "сложение" и уровень логической едимутатора 15 илил выхода 51 сдвигателя 12 ницы - при выполнении операциибольшей по модулю мантиссы опернадов; а "вычитание". Исходные операндьг могуткоммутатор 23 - для выбора с выхода 48 быть как нормализованными, так и неноркоммутатора 15 или выхода 51 сдвигателя 12 малиэованными.