Формирователь переноса

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 98778 06 Г 7/5 НИЯ о-исследовах систем на ио ельство СССР7/50, 1985.ельство СССР7/50, 1990.Ь ПЕРЕНОСАсится к вычислителыть использовано прческих цифровых ус ГОСУДАРСТВЕННОЕ ПАТЕНТНОВЕДОМСТВО СССР(71) Государственнытельский институт ави(57) Изобретение отноной технике и может бпостроении арифмети Изобретение относится к вычислительной технике и может бцть использовано при построении арифметических цифровых устройств на КМДП-транзисторах, в частности многоразрядных параллельных сумматоров-вычислителей и схем сравнения.Цель изобретения - упрощение конструкции формирователя переноса за счет увеличения регулярности его структуры,Электрическая функциональная схема заявляемого устройства представлена на чертеже,На чертеже условно показаны младшие разрядц заявляемого устройства, где каждый разряд 1 содержит входы 2 и 2 первого и второго операндов соответственно. вход переноса 4 и выход переноса 5, первый 6 и второй 7 входы управления, первый 8 и второй 9 выходы управления, элементы И-НЕ 10, ИЛИ-НЕ 11, первый-пятый МДП-транройств на КМДП-транзисторах, в частности многоразрядных параллельных сумматоров-вычитателей и схем сравнения,.Цель изобретения - упрощение устройства, Формирователь переноса содержит в каждом разряде входы первого и второго операндов, вход переноса, выход переноса, пер- . вый и второй входы управления, первый и второй выходы управления, элемент И-НЕ, элемент ИЛИ - .НЕ, пять МДП-транзисторов р-типа, пять МДП-транзисторов п-типа, эле, мент НЕ, шины питания и нулевого потейциала, соединенные между собой функционально, 1 ил., 1 табл,зисторы р-типа 12 - 16 соответственно, первый-пятцй МДП-транзисторы и-типа 17-21 соответственно, элемент НЕ 22, шины 23 питания и 24 нулевого потенциала устройства, причем входы переноса младшей пары разрядов устройства соединены со входом 25 его начального переноса, выход переноса его старшего разряда образует выход 26 переноса устройства, первые и вторые входы управления каждого разряда устройства соединены соответственно с первым и вторым выходами управления соседнего младшего разряда с логическими ."1" и "0" у самого младшего из них,Обозначим прямые значения -го разряда первого и второго входных операндов устройства Аи В 1 соответственно, где ) = (0,1 й - 1), й - разрядность входных операндов; прямое значение сигнала переноса, формируемого соответствующим разрядомустройства как С, прямое значение началь. ного переноса устройства как Свх и прямое значение его выходного переноса как Сецх.Формирователь переноса работает следующим образом. 5Будем считать, что уровень "логической 1 ("1") соответствует напряжению шины 23 питания формирователя, а уровень "логического О".("0") соответствует напряжению шины 24 нулевого потенциала формирова теля. "Для удобства выделим следующие два режима работы каждого разряда Формирователя;- режим генерации собственного пере носа;- режим передачи сквозного переноса.Разряд Формирователя. переноса работает в режиме генерации собственного переноса при совпадении сигналов на его 20 входах 2 и 3 разрядов операндов; при этом на его выходах управления 8 и 9 формируются сигналц "ОО" или "11" и, в случае комбинации "ОО", открыты первый 12 и второй 13 МДП-транзисторы р-типа, закрыты пер вый 17 и второй 18 МДП-транзисторы и-типа, на входе элемента НЕ 22 устанавливается уровень "1", а на выходе 5 переноса данного разряда Формирователя - "О"; в случае комбинации "11", открыты 30 первый 17 и второй 18 МДП-транзисторы п-типа, закрыты первый 12 и второй 13 МДП-транзисторы р-типа, на входе элемента НЕ 22 устанавливается уровень "О", а на выхоце 5 переноса данного разряда форми рователя - "1".Разряд формирователя работает в режиме передачи сквозного переноса при несовпадении сигналов на его входах 2 и 3 разрядов операндов; при этом на его пер вом 8 и втором 9 выходах управления Формируются соответственно 3 и О, первый 12 и МДП-транзистор р-типа и второй 18 МДГИранзистор и-типа закрыты, первый 17, МДП-транзистор и-типа и второй 13 МДП транзистор р-типа открыты, и состояние сигнала на входе элемента НЕ 22 определяется уровнями сигналов на первом 6 и втором 7 входах управления данного разряда формирователя; а также уровнем сигнала на 50 его входе 4 переноса.Так, если на входах 6 и 7 управленияданного разряда формирователя установлена комбинация "ОО", соответствующая режиму генерации собственного переноса 55 соседнего младшего разряда Формирователя, у рассматриваемого разряда Формирователя открцтц четвертый 15 и пятый 16МДП-транзисторы р -типа, закрыты четвертый 20 и пятый 21 МДП-транзисторы п-типа,на входе элементе НЕ 22 устанавливается уровень "1", а на выходе 5 переноса данного разряда формирователя - "0". Если на входах 6 и 7 управления данного разряда формирователя установлена комбинация "11", также соответствующая режиму генерации собственного переноса соседнего младшего разряда Формирователя, у рассматриваемого разряда Формирователя открыты четвертый 20 и пятый 21 МДП-транзисторы п-типа, закрыты четвертый 15 и пятый 16 МДП-транзисторы р-типа, на входе элемента НЕ 22 устанавливается уровень "О", а на выходе 5 переноса данного разряда Формирователя - "1", Если же на первом 6 и втором 7 входах управления данного разряда фрмирователя установлены состояния "1" и "О", соответствующие режиму передачи сквозного переноса соседнего младшего разряда формирователя, у рассматриваемого разряда Формирователя четвертый 15 МДП-транзистор р-типа и пятый 21 МДП- транзистор и-типа закрыты, пятый 16 МДП- транзистор р-типа и четвертый 20 МДП-транзистор и-типа открыты, на вход элемента НЕ 22 через третьи МДП-транзисторы 14 р-типа и 19 и-типа передается двоично-инверсное значение сигнала со входа 4 переноса, и на выходе 5 переноса данного разряда Формирователя устанавливается уровень, соответствующий сигналу на его. входе 4 переноса; сочетание состояний "О" и "1" на первом 6 и втором 7 входах управления разрядов формирователя запрещено.Для обеспечения правильности Функционирования формирователя у самого младшего его разряда первый 6 и второй 7 входы управления соединены соответственно с "1" и "О", а входы 4 переноса у самой младшей пары его разрядов соединены со входом 25 начального пареноса;Пусть на вход 25 начального переноса Формирователя подается прямое значение сигнала входного переноса, Тогда в режиме передачи сквозного переноса на выходах 5 его разрядов устанавливаются прямые значения пораэряднцх переносов, и в режиме генерации собственного переноса "0" на них соответствует комбинации "ОО" прямых значений сигналов входнцх операндов, а "1" - комбинации "11" этих сигналов и т,д.В таблице отображены возможные состояния на выходах 8 и 9 управления разрядов Формирователя, из которой следует, что они могут быть описаны как:Р(8) = А 1 Ч В АВ, РР) = А,В = А 1 Ч ВИз изложенного видно, что все разряды входных операндов подаются на эаявляемое устройство в одной фазе их двоичного представления, и,все сигналы поразрядного переноса формируются заявляемым устройством также в одной фазе их двоичного представления, все разряды заявляемого устройства имеют один и тот же функциональный состав, а входы управления каждого из них соединены напрямую с соответствующими выходами управления соседнего младшего разряда.Таким образом, по сравнению с прототипом, заявляемое устройство обеспечивает упрощение конструкции формирователя переноса за счет увеличения регулярности его структуры и упрощает его применение в арифметических устройствах за счет одинакового поразрядного двоичного представления его входных операндов и выхода переноса,Формула изобретения Формирователь переноса, каждый разряд которого содержит элемент И-НЕ, элемент ИЛИ - НЕ,. первый, второй, третий, четвертый и пятый МДП-транзисторы и-типа и первый, второй, третий, четвертый и пятый МДП-транзисторы р-типа, причем в каждом разряде выход элемента И-НЕ соединен с затворами первых МДП-транзисторов и-и р-типа, выход элемента ИЛИ-НЕ соединен с затворами вторых МДП-транзисторов и- и р-типа, затворы третьих МДП- транзисторов и-и р-тийа соединены с входом переноса данного разряда формирователя, затворы четвертых МДП-транзисторов и-и р-типа соединены с первым входом управления данного разряда Формирователя, затворы пятых МДП-транзисторов и- и р-типа соединены с вторым входом управления данного разряда формирователя, истоки первого, четвертого и пятого МДП-транзисторов р-типа соединены с шиной питания формирователя, истоки второго, четвертого и пятого МДП-транзисторов15 20 30 переноса формирователя, первый и второй входы управления младшего разряда фор 35 элемента Н Е образует выход переноса дан 40 ного разряда формирователя, первый и вто 5 10 и-типа соединены с шиной нулевого потенциала формирователя, исток третьего МДП- транзистора р-типа соединен со стоом пятого МДП-транзистора р-типа, исток третьего МДП-транэистора и-типа соединен со стоком четвертого МДП-транзистора и- типа, исток второго МДП-транзистора р-типа соединен со стоками третьего и четвертого МДП-транзисторов р-типа, исток первого МДП-транзистора и-типа соединен со стоками третьего и пятого МДП-транзисторов п-типа, стоки первых и вторых МДПтранзисторов и-и р-типа соединены между собой, выходы элементов И - НЕ, ИЛИ-НЕ образуют соответственно первый и второй выходы управления данного разряда формирователя, а первый и второй входы каждого из этих элементов соединены с соответствующим разрядом входов первого и второго операндов формирователя, выход переноса каждого четного разряда формирователя соединен с входом переноса следующего старшегО четного разряда формирователя, выход переноса каждого нечетного разряда формирователя соеди.- нен с входом переноса следующего старшего нечетного разряда формирователя, входы переноса младшей пары разрядов формирователя соединены с входом начального мирователя соединены соответственно с шинами логической единицы и логического нуля, о тл и ча ю щ ий с я тем, что, с целью упрощения, каждый разряд формирователя дополнительно содержит элемент НЕ, вход которого соединен со стоками первых и вторых МДП-транзисторов п-и р-типа, а выход рой выходы управления каждого разряда формирователя соединены соответственно с первым и вторым входами управлениясмежного старшего разряда.1798778 Ъ1фДСоставитель В.КурочкинТехред М,Моргентал едактор Т.Орловская Корректор О. Густи енно-издательский комбинат "Патент", г. Ужгород. ул.Гагарина, 101 из 772 Тираж ПодписноеИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., 4/5