Многовходовой одноразрядный сумматор

Номер патента: 1730620

Авторы: Авгуль, Егоров, Супрун

ZIP архив

Текст

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 3062 51)5 6 06 Р 7 ЕТЕН АНИЕ И ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР К АВТОРСКОМУ СВИДЕТЕЛЬСТ(54) МНОГОВХОДОВОЙ ОДНОРАЗНЫЙ СУММАТОР(57) Изобретение отной технике и микро носится к вычислитель- электронике и предназначено для построения быстродействующих арифметических устройств ЭВМ и спецпроцессоров. Цель изобретения - расширение области применения за счет увеличения количества входов с четырех до шести. Цель достигается тем, что устройство содержит дваэлемента СЛОЖЕНИЕ ПО МОДУЛЮ 21, 2, пороговый элемент 4 с порогом "2", пороговый элемент 5 с порогом "4" и элемент И 3, имеет шесть входов 6-11 и три выхода 12-14, На входы 6-11 подаются двоичные переменные х 1, х 2, хз, х 4, х 5, хб, а на выходах 12-14 реализуются логические функции 10, 11, 12, соответствующие сигналам суммы младшего и старшего переносов. 1 ил., 1 табл.45 50 Изобретение относится к вычислительной технике и микроэлектронике и предназначено для построения быстродействующих арифметических устройств Э В М и спецп роцессо ров.Цель изобретения - расширение области применения за счет увеличения количества входов с четырех до шести,На чертеже представлена схема шестивходового одноразрядного сумматора.Сумматор содержит два элемента СЛОЖЕНИЕ ПО МОДУЛЮ 2 1 и 2, элемент И 3, пороговый элемент 4 с порогом "2", пороговый элемент 5 с порогом "4", шесть входов 6 - 11, три выхода 12, 13 и 14,Шестивходовый одноразрядный сумматор работает следующим образом,На входы 6-11 подаются двоичные переменные х 1 - хб соответственно, на выходах 12, 13 и 14 реализуются логические функции 1 о, т 1 и 12 соответственно, составляющие двоичный код числа логических единиц, содержащихся во множестве входных сигналов (х 1, х 2, х 3, х 4, х 5, хб) бК =, Х 1 = 412 + 211+ 1 о. 1=1 Логические функции 10, 1 и 12 реализуются сумматором согласно следующим выражениям:- Х 1 .г Х 2 + ХЗ + Х 4 . Х 5 Ь Хб;11 =Х 1 Х 2 ХЗХ 4 Х 5 Хб + Р 2(Х 1, Х 2, ХЗ, Х 4, Х 5, Хб)++ Р 4(х 1, х 2, хз, х 4, х 5, хб);т 2 = Г 4(х 1, х 2, хЗ, х 4, х 5, хб),где функции пороговых элементов 4 и 5 спорогом К (К = 2,4) определяются как 10 Значения реализуемых сумматором логических функций 1 о, 11 и 12 представлены втаблице,Формула изобретенияМноговходовой одноразрядный сумма 15 тор, содержащий два элемента СЛОЖЕНИЕПО МОДУЛЮ ДВА, первый пороговый элемент, имеющий значение порога "2", и элемент И, причем входы сумматора с первогопо четвертый соединены с соответствующи 20 ми входами первого элемента СЛОЖЕНИЕПО МОДУЛЮ ДВА, элемента И и первогопорогового элемента, выход первого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА соединен с выходом суммы сумматора, выходы25 элемента И и первого порогового элементасоединены соответственно с первым и вторым входами второго элемента СЛОЖЕНИЕПО МОДУЛЮ ДВА, выход которого соединен с выходом младшего переноса суммато 30 ра, о т л и ч а ю щ и й с я тем, что, с цельюрасширения области применения за счетувеличения количества входов с четырех дошести, сумматор содержит второй пороговый элемент, имеющий значение порога "4",35 входы которого соединены с входами сумматора с первого по шестой, а выход соединен с третьим входом второго элементаСЛОЖЕНИЕ ПО МОДУЛЮ ДВА и с выходомстаршего переноса сумматора, пятый и ше 40 стой входы которого подключены к соответствующим входам первого элементаСЛОЖЕНИЕ ПО МОДУЛЮ ДВА, элемента Ии первого порогового элемента,1730620 Таблица истинности логических Функций,реалиэуемых щестивхойовым олнораэрядным сумма" тором 114 1г Ь 0 1 1 0 0 1 1 0 О 1 0 О 1 1 0 О 1 1 .О О 1 1 О 0 0 0 а а а о о 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 о 0 о а 1 0о 1 1 0 0 1 0 1 1 0 0 0 1 1 1 1 1 1 1 1 0 0 о о о ао о а о О 0 0 0 о о о о о 0 о о о 0 о 0" 0 0 0 о о о 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 о оо оо оОо ооооо ооооооОоо а0ооао1аоооооа0о оо00о0 1оооооооо1 0ооОооа 0 1 1 О 1 0 0 1 1 0 0 1 о 1 1 00 0 1 0 1 1 0 О 1 1 О.1 0 0 1 1 0 о 1 0 1 1 о 0 1 0 1 0 О 1 0 1 1 О 1 0

Смотреть

Заявка

4485758, 22.09.1988

МИНСКОЕ ВЫСШЕЕ ИНЖЕНЕРНОЕ ЗЕНИТНОЕ РАКЕТНОЕ УЧИЛИЩЕ ПРОТИВОВОЗДУШНОЙ ОБОРОНЫ, БЕЛОРУССКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ ИМ. В. И. ЛЕНИНА

АВГУЛЬ ЛЕОНИД БОЛЕСЛАВОВИЧ, ЕГОРОВ НИКОЛАЙ АЛЕКСЕЕВИЧ, СУПРУН ВАЛЕРИЙ ПАВЛОВИЧ

МПК / Метки

МПК: G06F 7/50

Метки: многовходовой, одноразрядный, сумматор

Опубликовано: 30.04.1992

Код ссылки

<a href="https://patents.su/3-1730620-mnogovkhodovojj-odnorazryadnyjj-summator.html" target="_blank" rel="follow" title="База патентов СССР">Многовходовой одноразрядный сумматор</a>

Похожие патенты