Четырехвходовой одноразрядный сумматор
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 1683007
Автор: Чижухин
Текст
СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 1)5 8 СПИСАН К АВТОРСКОМУ ЕТЕЛЬСТВУ о-исследоватститут льство СССР7(50, 1986.льство СССР750, 1987,О ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(54) ЧЕТЫРЕХВХОДОВОИ ОДНОРАЗРЯДНЫЙ СУММАТОР(57) Изобретение относится к вычислительной технике и может использоваться при построении многооперандных арифметических устройств. Цель изобретения -упрощение и повышение быстродействия сумматора, Сумматор содержит элемент 1 сложения по модулю два, элемент И 2, элементы ИЛИ-НЕ 3,1-3.4, элемент ИЛИ-НЕ 4; элемент ИЛИ 5, входы 6.1-6,4, выходы 7,1- 7.3, Элемент ИЛИ 5 может быть выполнен монтажно. 1 ил,1683007 Х 2 гХЗМ Х 4,2 ет 8 н и яОразрядный сумент сложения по Формула изобр Четцрехвходовой одн втор, содержащий элем Составитель В, БерезкинТехред М.Моргентал Дактор Т. Юрчикова Корректор О, Ципл каз 3413 Тираж ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб 4/5 роизводственно-издательский комбинат "Патент", г, Ужгород, ул,Гагар Изобретение относится к вычислительной технике и может использоваться дляпостроения многооперандных быстродействующих арифметических устройств.Цель изобретения - упрощение и повышение быстродействия сумматора.На чертеже представлена функциональная схема сумматора,Сумматор содержит элемент 1, сложе" ния"по модулю два, элемент И 2, четыре 10трехаходовцх элемента ИЛИ - НЕ 3 1-3,4,двухвходовой элемент ИЛ И - НЕ 4, элементИЛИ В, входы 6 1-6.4 для подачи сигналовХ 1, Х 2, ХЗ, Х 4) и выходы 7,1 - 7.3 (для получения сигналов суммы С, первого разряда переноса П 1, второго разряда переноса П 2).Элемент ИЛИ 5 может быть выполнен монтажно. Сумматор работает в соответствии со 20следующими логическими выражениями:С-Х ЯХ 29 ХЗЭХ 4П 2=Х 1 Л Х 2 а ХЗ л Х 4 модулю два, элемент И и первый элемент ИЛИ - НЕ, причем входы элемента сложения по модулю два и элемента И соединены с входами сумматора с первого по четвертый, выход элемента сложения по модулю два соединен с первым выходом сумматора, вь.- ход первого элемента ИЛИ - НЕ соединен с вторым выходом сумматора, Выход элемента И подключен к первому входу первого элемента ИЛИ-НЕ и к третьему выходу сумматора, О тл и ч а ю щ и й с я т 8 м, что, с Цею упрощения и повышения быстродействия, он содержит элементы ИЛИ - НЕ с второго по пятцй и элемент ИЛИ, причем первый вход +1)-го элемента ИЛИ-НЕ соединен с 1-м входом сумматора (1-1,4), а выход подключен к 1-му входу элемента ИЛИ., выход которогО соедин 8 н с ВтОрым ВхОдОм первого элемента ИЛИ - НЕ, вторые Входы второго и пятого элементов ИЛИ-НЕ соединены с вторым Входом сумматора, вторые входы третьего и четвертого элементов ИЛИ-НЕ подключенц к четвертому входу сумматора, третьи Входы второго и третьего элементов ИЛИ - НЕ соединены с третьим входом сумматора, третьи входы четвертого и пятого элементов ИЛИ-НЕ подключенц к первому входу сумматора.
СмотретьЗаявка
4746424, 02.10.1989
ПЕНЗЕНСКИЙ НАУЧНО-ИССЛЕДОВАТЕЛЬСКИЙ ЭЛЕКТРОТЕХНИЧЕСКИЙ ИНСТИТУТ
ЧИЖУХИН ГЕННАДИЙ НИКОЛАЕВИЧ
МПК / Метки
МПК: G06F 7/50
Метки: одноразрядный, сумматор, четырехвходовой
Опубликовано: 07.10.1991
Код ссылки
<a href="https://patents.su/2-1683007-chetyrekhvkhodovojj-odnorazryadnyjj-summator.html" target="_blank" rel="follow" title="База патентов СССР">Четырехвходовой одноразрядный сумматор</a>
Матричный параллельный процессор
Номер патента: 1233169
Опубликовано: 23.05.1986
Авторы: Кухарев, Новоселов, Ржанов, Черепов
МПК: G06F 15/00, G06F 17/16
Метки: матричный, параллельный, процессор
...на их информационный вход, либо пропускать данные с входа на выход. Это позволяет, управляя состоянием ОЭ, выполнять в модулях целый ряд преобразований (фиг. 6 - 11). Например, при подаче на входы 6 - 9 управ- гО ляющих сигналов "1111" все модули процессора выполняют преобразование Уолша-Пэли, В этом случае данные Х и Х , поступающие. на первыйеаи второи вход ОЭ первого столбца пер вой строки каждого ФППЭ первого столбца Г -й строки, сложатся и появятся на первом выходе ОЭ первого столбца первой строки, а их разность - на втором выходе этого ОЭ. Таким образом,20 на первом выходе ОЭ первого столбца первой строки каждого модуля первого столбЦа г: -й стРоки полУчаем Х Е о+ро + Х, а на втором выходе - Хе+ оХ,+.25.ОЭ первого столбца второй...
Сумматор-вычитатель по модулю
Номер патента: 1075259
Опубликовано: 23.02.1984
Автор: Кабанов
МПК: G06F 7/49
Метки: модулю, сумматор-вычитатель
...группу элементовИ, элемент ИЛИ и шифратор, причемуправляющие входы блока соединенысоответственно с первым входом элемента ИЛИ и первыми входами элементов И группы, вторые входы которыхсоединены соответственно с информационными входами с (ш+1)-го блокаи выходами шифратора, входы которого соединены соответственно с информационными входами с первого пош-й блоки, выходы элементов И группысоединены соответственно с входамиэлемента ИЛИ, начиная со второго,выход элемента ИЛИ является выходом блока,На. Фиг, 1 представлена схемасумматора-вычитателя по модулю; на.фиг. 2 - схема блока позиционногопризнака для случая ш=4 и оснований5, 7, 9, 11, 13 и 1 б.Сумматор-вычитатель по модулюсодержит блок 1 инвертирования кода,дешифратор 2, сумматор 3,...
Сумматор по модулю тридцать один
Номер патента: 1603374
Опубликовано: 30.10.1990
Автор: Музыченко
МПК: G06F 7/49
Метки: модулю, один, сумматор, тридцать
...Х и 7, Очевидно, что при любых входных кодах Х и У на выходах сумматора формируется код чис-. ла 2=(Х+У) шос 1 31.40В случае, когда в устройстве отсутствуют элементы ИЛИ 62 и И 63, его функционирование полностью совпадает с приведенным в таблице, кроме .случая Х = У 11111. В данном случае на выхо" дах устройства формйруется код числа, 2 = 11111, являющийся неприведенным кодом остатка суммы (Х + У) по модулю "31".50Формула изобретенияСумматор по модулю тридцать один, содержащий элементы И, ИЛИ и пять сумматоров по модулю два, о т л и - ч а ю щ и й с я тем, что, с целью повьппения быстродействия . сокращения, объема оборудования и расширения функциональных возможностей за счет обеспечения суммирования произвольных чисел, он содержит...
Сумматор-умножитель по модулю три
Номер патента: 1667054
Опубликовано: 30.07.1991
Автор: Орлов
Метки: модулю, сумматор-умножитель, три
...элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 18(19) формируется значение старшего (младшего) разряда суммыпо модулю три входных операндов.Одновремен ное наличие сигналов уровня "1" на выходах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 4 (7) и И 14 формирует значащийстарший (младший) разряд модульного и роизведения на выходе элемента И 20 (21). Витоге на выходах элементов ИЛИ 22, 23 формируется результат заданной модульнойоперации,Формула изобретенияСумматор - умножитель по модулю три,содержащий первый и второй элементы ИС 5 10 15 20 25 30 35 40 45 50 55 КЛЮЧАЮЩЕЕ ИЛИ, первый и второй элементы ИЛИ и семь элементов И, причем входы старших разрядов первого и второго операндов сумматора - умножителя соединены с соответствующими входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ,...
Многофункциональный модуль
Номер патента: 708346
Опубликовано: 05.01.1980
Автор: Камень
МПК: G06F 7/00
Метки: многофункциональный, модуль
...обрезом.При использовании модуля в качествесхемы сравнения на входы 23 модуляподается первое сравниваемое число, непервый упраиикфший вход 20 - сигналразрешения для передачи информации через элементы ИЛИ-НЕ 10-13 ко входамЗ 0триггеров 15-18.Принятое число срввнивается с числом,поступающим через вход 19 модуля.Коммутатор 4 коммутирует триггерыкак счетчик с постоянным коэффициентомпересчета. При достижении равенства появляется сигнал на выходе 22.При работе модуля в качестве сумматора десятичных чисел на входы 23 модуля подаются слагаемые, а нв вход 24 40сигнал переноса предыдущего модуля.Триггеры 3 запоминают результаты суммирования при подаче единичного сигнелвна вход 21.45 При работе модуля в качестве счетчика с изменяемым...
Предыдущий патент: Устройство для деления на два последовательных кода “золотой” пропорции
Следующий патент: Устройство для суммирования последовательных чисел
Случайный патент: Устройство для имитации движения судна вблизи берега