Блок формирования переноса

СОЮЗ СОВЕ ВСКИХСОЦИАЛИСТИЧЕ СКИХ 2 ЕСПУБЛИК/50 К АВТ к вычисгительиспользовано в ЭВМ, Цель изощади, занимаеповышение ирования переия, общую шинупереноса, вход ды 9 переноса синхронизации, п-типа, два МОП- мент НЕ 8, 1 ил. ОСА ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР ОМУ СВИДЕТЕЛЬСТВ(54) БЛОК ФОРМИРОВАНИЯ ПЕРЕН Изобретение относится к вычислительной технике и может быть использовано в арифметических устройствах ЭВМ,Целью изобретения является уменьшение площади, занимаемой на кристалле, и повышение быстродействия блока формирования переноса,На чертеже приведена схема блока формирования переноса,Блок формирования переноса содержит МОП-транзисторы и-типа 1 - 5 и р-типа 6, 7, элемент НЕ 8, имеет входы переноса 9, генерации переноса 10, распространения переноса 11 и синхронизации 12, выход переноса 13, подключен к общей шине 14 и шине питания 15,Блок работает следующим образом.В исходном состоянии на вход синхронизации 12 подается нулевой сигнал. При этом закрывается транзистор 1 и открывается транзистор 7, Единичный потенциал с шины 15 поступает на вход элемента НЕ 8 и вход 9 данного блока. Нулевой сигнал с выхода элемента Н Е 8 закрывает транзистор 4 и открывает транзистор 6. В результате на выходе переноса 13 блока переноса пред(57) Изобретение относится ной технике и может быть арифметических устройствах бретения - уменьшение пло мой на кристалле, и быстродействия, Блок форм носа содержит шину 15 питан 14, вход 11 распространения 10 генерации переноса, вхо выход 13 переноса, вход 12 пять МОП-транзисторов 1 - 5 транзистора 6, 7 р-типа и эле ыдущего разряда арифметического устройства, который подключен к входу переноса 9 данного блока, устанавливается единичный потенциал,В рабочем состоянии на вход 12 подается единичный сигнал, который открывает транзистор 1 и закрывает транзистор 7, а на входы 10 и 11 - сигналы генерации Ь=ХУ и распространения Р=Х+У переноса, где Х и % - 1-е разряды входных слагаемых, Если Ь=О и Р=О, то транзисторы 2, 3 и 5 будут закрыты и на выходе переноса 13 останется единичный потенциал, так как открыт транзистор 6 блока переноса предыдущего разряда, Если Ь=1 и Р=О, то транзисторы 3 и 5 будут закрыты, но откроется транзистор 2, и нулевой потенциал с шины 14 поступит на выход 13. Если Ь=О и Р=1, то транзистор 2 будет закрыт, но откроются транзисторы 3 и 5, и сигнал с входа 9 поступит на выход 13, Сопротивление открытого транзистора 6 значительно меньше сопротивления открытых транзисторов и-типа 1 - 5, Поэтому при подаче на вход 9 нулевого сигнала на входе элемента НЕ 8 установится потенциал, близкий к нулевому, и единичный сигнал сорректор О. Ципл аказ 3215 Тираж 372 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ ССС 113035, Москва, Ж, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 выхода элемента Н Е 8 закроет транзистор 6 и откроет транзистор 4. В результате нулевой потенциал на выход 13 будет поступать как с входа 9, так и шины 14, Таким образом на выходе 13 блока формируется инверсный 5 сигнал переноса в следующий разряд сумматора:5+1= С 1 Р+61 Рьгде С - инверсный сигнал переноса, поступающий на вход 9 с предыдущего разряда 10 сумматора.Формула изобретенияБлок формирования переноса, содержащий четыре МОП-транзистора п-типа, два МОП-транзистора р-типа и элемент НЕ, 15 причем затворы первых транзисторов и- и р-типа объединены и подключены к входу синхронизации блока, общая шина которого подключена к истоку первого транзистора п-типа, сток которого соединен с истоком 20 второго транзистора п-типа, затвор которого подключен к входу генерации переноса блока, вход распространения переноса которого подключен к затвору третьего транзистора п-типа, исток которого соединен с входом переноса блока, стоками транзисторов р-типа и входом элемента НЕ, выход которого соединен с затвором второго транзистора р-типа, стоки второго, третьего и четвертого транзисторов и-типа объединены и подключены к выходу переноса блока, шина питания которого подключена к истокам транзисторов р-типа, о т л и ч а ю щ и йс я тем, что, с целью уменьшения площади, занимаемой на кристалле. и повышения быстродействия блока. в него введен пятый МОП транзистор п-типа, затвор которогс подключен к входу распространения пе.с носа блока, исток - к общей шине блока,сток - к истоку четвертого транзистора п-типа, затвор которого соединен с выходом элемента НЕ,О