Многовходовой сумматор

;:;- .,АГ ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР К АВТОРСКОМУ СВИДЕТЕЛЬСТВ(71) Научно-исследовательский институтмногопроцессорных вычислительных систем при Таганрогском радиотехническоминституте им. В.Д, Калмыкова. (54) МНОГОВХОДОВОЙ СУММАТОР Изобретение относится к вычислительной технике, предназначено для суммирования чисел и может быть использовано для цифровой обработки сигналов.Целью изобретения является повышение быстродействия и расширение функциональных возможностей за счет реализации последовательного суммирования групп одноименных разрядов,На фиг, 1 изображен многовходовой сумматор; на фиг. 2 - блок одноразрядного суммирования; на фиг, 3 - выходной узел блока одноразрядного суммирования; на фиг; 4 - узел одноразрядного суммирования; на фиг. 5 - четырехвходовой одноразрядный сумматор; на фиг. 6 накапливающий сумматор,Многовходовой сумматор содержит информационные входы 11 - 11 о 24, тактовый вход 2, вход 3 обнуления, блоки 41-44 одноразрядного суммирования, блок 5 суммирования, накапливающий сумматор 6, выходы 7, Блок 5 содержит группу элементов суммирования 8 - 89, группу элементов суммиро(57) Изобретение относится к вычислительной технике, предназначено для суммирования чисел и может быть использовано для цифровой обработки сигналов. Цель изобретения - повышение быстродействия, расширение функциональных возможностей за счет реализации последовательного суммирования групп одноименных разрядов, Многовходовой сумматор, имеющий информационные входы, тактовый вход, вход обнуления, вход режима работы, блоки одноразрядного суммирования, блок суммирования, накапливающий сумматор, 10 з.п. ф-лы, 6 ил. вания 9 - 98, многоразрядный сумматор 10 иэлемент ИЛИ 11,Сумматор 10 содержит в качестве разрядов элементы суммирования 12 - 127.Многовходовой сумматор имеет также вход13 режима работы,Блок 4 (фиг. 2) содержит две группы узлов 141 - 146, 151 - 15 Б одноразрядного суммирования и выходной узел 16.Узел 16 (фиг. 3) содержит модуль 17 суммирования пяти чисел и регистр 18. Модуль17 содержит группу элементов суммирования 191-196, группу элементов суммирования 201-205, группу элементовсуммирования 211 - 21 з и элемент ИЛИ 22,Узел одноразрядного суммирования14(15) (фиг. 4) содержит группы элементовсуммирования 231 - 234, 241 - 24 з, 251 - 252 иэлемент ИЛИ 26.В качестве элементов суммирования 8,9, 12, 19. 20, 21, 23, 24, 25 используютсячетырехвходовые одноразрядные сумматоры;Четырехвходовой одноразрядный сумматор(фиг, 5) содержит элементы И-НЕ 27,НЕ 28, И-ИЛИ 29 и 30, И 31, ЭКВИВАЛЕНТНОСТЬ И НЕЭКВИВАЛЕНТНОСТЬ 34 и35, Элементы ЭКВИВАЛЕНТНОСТЬ 32 и 33 5выполнены на элементах И - ИЛИ 36 и 37, аэлементы НЕЭКВИВАЛЕНТНОСТЬ 34 и 35- на элементах И-ИЛИ 38 и 39.Накапливающий сумматор 6 (фиг, 6) содержит буферный регистр 40, многоразрядный сумматор 41, коммутатор 42, регистр 43разрядных сумм и счетчик 44.В основу работы положен алгоритм быстрого вычисления разрядных сумм и ихсуммирование с учетом весовых коэффициентов, представленный в виде)=1 )=1П 1где , ху 2 - 1-я разрядная сумма)-слагаемых2 Ч - весовой коэффициент -разрядной25суммы,Алгоритм вычисления разрядных суммреализован на элементах суммирования (четырехвходовых одноразрядных сумматорах), Работа элемента суммированияописывается соотношениямиУ о=(Х 1+Х 2)(Х РХ 4)(Х 1 ЙХ 2)(Х 3+Х 4),У 1=(Х 1 Х 2 Х 1 ХзХ 1 Х 4 Х 2 ХзХ 2 Х 4/ХзХ 4)юИХ 1 Х 2 хзх 4;35У 2=Х 1 Х 2 ХЗХ 4,Где Х 1, Х 2, Хз, Х 4 входные сигналы;У 1, У 2, Уз - выходные сигналы разныхвесов.Принцип работы поясним на примере. 40Пусть на входы 11-115, 117 - 1 з 1, 1 зз - 140,11009 - 11024 многовходового сумматора поступили параллельным кодом единичныеразряды одного веса, а на остальные входы- нулевые разряды, Сбросим предварительно регистры в нуль сигналом, поступающимпо входу 3, Тогда на выходах узлов 141-1416блоков 41-44 соответственно получим11110 00000 00000 0000000000 5011110 00000 00000 0000000000 00000 00000 00000 00000 00000 00000 00000 00000 00000 00000 00000 11000 00000 00000, 10000 11000 00000 00000, 10000 11000 00000 00000, 10000 11000 00000 00000, 10000 00000 00000 00000. 00000 Кодовые комбинации обрабатываются вузлах 16 элементами суммирования 191196, 201-205, 211 - 21 з и записываются результаты в регистрах 18 по тактовымимпульсам (поступающим по входу 2) соответственно в виде101101000000000000000000000111100000Полная разрядная сумма вычисляется вблоке 5 элементами суммирования 81 - 89,91 - 98, 121 - 127 в виде00111100000Вычисленное значение разрядной суммы записывается в буферный регистр 40накапливающего сумматора 6.Многовходовой сумматор работает вдвух режимах,В режиме многовходового параллельного счетчика, реализующего последовательно-параллельный способ групповогосуммирования, путем подсчета количестваимпульсов (одноименных разрядов массиваслагаемых), поступающих последовательносразу на все входы 11-11024 сумматора. Вэтом случае выходы многоразрядного сумматора 41 подключаются коммутатором 42(по сигналу, поступающему на вход 13) непосредственно к входам (старшим разрядам) регистра 43, а перенос сумматора 42подключается к счетному входу счетчика 44,При этом одноименные разряды разрядныхсумм, поступающие из буферного регистра40 и регистра 43, суммируются в сумматоре41, а переполнения накапливаются в счетчике 44,Таким образом, результат вычисления впараллельном счетчике (во втором рабочемтакте) получим на выходах в виде0 0 0 1 1 1 1 0 0 0 0 0 0 00 0В режиме многовходового накапливающего сумматора, реализующего параллельно-последовательный способ групповогосуммирования, путем параллельного вычисления разрядных сумм с последующим суммированием поразрядных сумм со сдвигомна один разряд друг относительно друга. Вэтом случае выходы сумматора 41 подключаются коммутатором 42 со смещением наодин разряд вправо к входам регистра 43.Таким образом, результат вычисления вмноговходовом накапливающем сумматоре(во втором рабочем такте) получим на выходах в виде параллельного кода00101101000,0Кроме того, в каждом такте выдаетсярезультат последовательным кодом, начиная с младших разрядов, 1679483Для упрощения входные коды в течение первого и второго рабочих тактов не менялись.В основу устройства положен алгоритм скоростного суммирования с произвольным числом одноименных разрядов (массива слагаемых). С увеличением числа входов число ступеней растет по логарифмическому закону.Формула изобретения 1. Многовходовой сумматор, содержащий группу из четырех блоков одноразрядного суммирования и накапливающий сумматор, выходы которого соединены с выходами многовходового сумматора, при этоь информационные входы блоков одноразрядного суммирования соединены с соответствующими . группами информационных входов многовходового сумматора, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия, в многовходовой сумматор введен блок суммирования, входы которого соединены с выходами блоков одноразрядного суммирования группы, а выходы - с входами накапливающего сумматора, тактовый вход многовходового сумматора соединен с тактовыми входами блоков одноразрядного суммирования группы и накапливающего сумматора,2. Сумматор по и, 1, о т л и ч а ю щ и йс я тем, что, блок одноразрядного суммирования содержит две группы узлов одноразрядного суммирования и выходной узел, выходы которого являются выходами блока, входы узлов одноразрядного суммирования первой группы с первого по шестнадцатый соединены с входами соответствующих групп блока, входы узлов одноразрядного суммирования второй группы с первого по пятый соединены с выходами соответствующего веса узлов одноразрядного суммирования первой группы, а выходы подключены к входам выходного узла, тактовый вход которого подключен к тактовому входу блока.3. Сумматор по п,1, отл и ч а ю щи й с я тем, что блок суммирования содержит две группы элементов суммирования, многоразрядный сумматор и элемент ИЛИ, причем входы элементов суммирования первой группы с первого по девятый соединены с входами одного веса блока суммйрования, входы элементов суммирования второй группы с первоо по восьмой соединены с выходами элементов суммирования первой группы соответствующего веса, а выходы, за исключением выхода младшего веса первого элемента суммирования и выхода старшего веса восьмого элемента суммирования второй группы, подключены25 соединены с информационными входами30 коммутатора, управляющий вход которого 35 40 45 50 5 10 15 20 к входам соответствующих разрядов многоразрядного сумматора, выходы младшего веса первых элементов суммирования первой и второй групп, выходы разрядов многоразрядного сумматора, выход элемента ИЛИ и выход старшего веса двятого элемента суммирования первой группы соединены с выходами блока суммирования, входы элемента ИЛИ соединены с выходом переноса двоичного сумматора, выходом старшего веса восьмого элемента суммирования второй группы и выходом среднего веса девятого элемента суммирования первой групвы.4. Сумматор по и, 1, о т л и ч а ю щ и йс я тем, что, с целью расширения функциональных воэможностей за счет реализации последовательного суммирования групп одноименных разрядов, накапливающий сумматор содержит буферный регистр,многоразрядный сумматор, коммутатор, регистр разрядных сумм и счетчик, причем входы буферного регистра соединены с входами накапливающего сумматора, а выходы - с первыми входами соответствующих разрядов многоразрядного сумматора, выходы разрядов и переноса которого соответственно и со сдвигом.на один разряд вправо соединен с входом режима работы многовходового сумматора, выходы коммутатора соединены с входами соответствующих разрядов регистра разрядных сумм и счетным входом счетчика, выходы регистра разрядных сумм соединены с .вторыми входами соответствующих разрядов многоразрядного сумматора, выходы регистра разрядных сумм и счетчика соединены с выходом накапливающего сумматора, тактовые входы буферного регистра и регистра разрядных сумм соединены с тактовым входом накапливающего сумматора.5. Сумматор по и. 2, о т л и ч а ю щ и йс я тем, что узел одноразрядного суммирования содержит три группы элементов сложения и элемент ИЛИ, причем входы элементов сложения первой группы с первого по четвертый соединены с входами соответствующих групп узла одноразрядного суммирования, входы элементов сложения второй группы с первого по третий соединены с выходами соответствующего веса элементов сложения первой группы, входы первого элемента сложения третьей группы соединены с выходами соответствующего веса элементов сложения второй группы, входы второго элемента сложения соединены с выходами соответствующего веса элементов сложения второй группы и выходомсреднего веса первого элемента сложения третьей группы, входы элемента ИЛИ соединены с выходом старшего веса второго элемента сложения второй группы и выходами среднего веса третьего элемента сложения второй группы и второго элемента сложения третьей группы, выходы младшего веса первых элементов сложения второй и третьей групп, выход второго элемента сложения третьей группы, выход элемента ИЛИ и выход старшего веса третьего элемента сложения второй группы соединены с выходами узла одноразрядного суммирования,6, Сумматор по и, 3, о т л и ч а ю щ и йс я тем, что в качестве разрядов многоразрядного сумматора использованы элементы суммирования.7. Сумматор по пп. 3, 5 и 6, о т л и ч а ющ и й с я тем, что в качестве элемента суммирования использован четырехвходовой одноразрядный сумматор,8, Сумматор поп,7, отл ича ю щи йс я тем, что четырехвходовой одноразрядный сумматор содержит элементы И - НЕ, НЕ, И - ИЛИ, И, ЭКВИВАЛЕНТНОСТЬ и НЕЭКВИВАЛЕНТНОСТЬ, причем входы элемента И - НЕ соединены с входами четырехвходового одноразрядного сумматора с первого по четвертый, а выход - с входом элемента НЕ и первым входом элемента И, второй вход которого соединен с выходом первого элемента И-ИЛИ, входы первой группы которого соединены с первым и вторым, входы второй группы - с первым и третьим, входы третьей группы - с первым и четвертым, входы четвертой группы - с вторым и третьим, входы пятой группы - с вторым и четвертым, а входы шестой группц - с третьим и четвертым входами четырехвходового одноразрядного сумматора, входы первых элементов ЭКВИВАЛЕНТНОСТЬ и НЕЭКВИВАЛЕНТНОСТЬсоединены с первым и вторым входами четырехвходового одноразрядного суммато 5 ра, а выходы - с первыми входамисоответственно первой и второй групп второго элемента И - ИЛИ, входы вторых элементов ЭКВИВАЛЕНТНОСТЬ иНЕЭКВИВАЛЕНТНОСТЬ соединены с10 третьим и четвертым входами четырехвходового одноразрядного сумматора, а выходы - с вторыми входами соответственновторой и первой групп второго элементаИ-ИЛИ, выходы элементов НЕ, И и второго15 элемента И - ИЛИ соединены с выходами четырехвходового одноразрядного сумматора,9. Сумматор по и. 7, о тл и ч а ю щи йс я тем, что в качестве элемента ЭКВИВА 20 ЛЕНТНОСТЬ использован элемент И-ИЛИ,первый вход первой группы которого соединен с первым инверсным входом второй группы, а второй вход первой группы соединен свторым инверсным входом второй группы.25 10. Сумматор по и, 7, о т л и ч а ю щ и йс я тем, что в качестве элемента НЕЭКВИВАЛЕНТНОСТЬ использован элемент И -ИЛИ, первый вход первой группы которогосоединен с первым инверсным входом вто 30 рой группы, а второй инверсный вход первой группы соединен с вторым входомвторой группы.11, Сумматор по п.2, о тл ич а ю щи йс я тем, что выходной узел содержит модуль35 суммирования пяти чисел и регистр, выходыкоторого являк. ся выходами узла, а инфор-мационные входы подключены к выходаммодуля суммирования пяти чисел, входы которого соединены с входами узла, тактовый40 вход регистра подключен к тактовому входувыходного узла, 6 одяз1679488 оставитель В, Березкинехред М.Моргентал орректор О. Ципле дакт Заказ 3215 Тираж 369 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытия113035, Москва, Ж, Раушская наб., 4/5 ГКНТ ССС роизводственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101