Устройство для умножения

(51)4 С 06 Р 7/52 ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ (57) Изобретение относится к области вычислительной техники и может быть использовано для построения множительных устройств для вычислительных средств с последовательной поразрядной обработкой операндов. Цель изобретения - повышение быстродействия. Быстродействие устройства повышается за счет предварительного анализа очередного разряда множите,ля и выдачи результата в соответст 801275431 А 1 вии с действительным значением этого разряда. Анапиэ осуществляется на введенном коммутаторе, конъюнкция очередных разрядов множимого и множителя управляет выдачей результата на регистр результата. Операнды поступают в регистры множимого и множителя, начиная с младших разрядов. После формирования частных произведений элементами И группы первымсумматором осуществляется формирование первого произведения без учета младшего частного произведения, Сформированное первое произведение поступает на введенный второй сумматор, который формирует второе произведение в предположении равенства единице младшего частного произведения, действительное значение которого определяется после занесения в регистр множителя очередного разряда множителя, и управляет выдачей на регистр результата первого или второго произведения. 1 ил.1 12Изобретение относится к вычислительной технике и может быть использовано для построения множительныхустройств для вычислительных средствс последовательной поразрядной обработкой операндов.Цель изобретения - йовышениебыстродействия устройства,На чертеже представлена структурная схема устройства для умножения,Устройство для умножения содержитрегистр 1 множимого, регистр 2 множителя, группу элементов И 3, первыйсумматор 4, второй сумматор 5, регистр б результата, первый вход 7записи, информационный вход 8, второй вход 9 записи, адресные входы1 О, вход 11 сброса, третий вход 12записи, выход 13 результата, вход 14значения "1" и коммутатор 15.Устройство работает следующим образом.В младший разряд, предварительнообнуленного импульсом по входу 11 регистра 1, заносится с входа 8 по импульсу на входе 9 младший разряд множимого. Номер разряда регистра множимого, в который производится занесение, определяется информацией на входах 1 О. Информация с выхода регистра1 поступает на входы элементов И 3.Затем в владший разряд регистра 2 заносится с входа 8 по импульсу на входе 12 младший разряд множителя. Информация с выхода регистра 2 поступает на другие входы элемента И 3.Частные произведения с выходов элементов И 3 (кроме первого) поступаютна входы первого разряда сумматора 4,который, таким образом, представляетсобой схему подсчета числа единиц,Выход первого элемента И 3 в прямоми инверсном виде поступает на управляющие входы коммутатора 15. При равенстве его нулю на выходы коммутатора 15 передается содержимое выходовсумматора 4, а при равенстве единицепередается содержимое сумматора 5(увеличенное на единицу). После этогоинформация с выходов коммутатора 15записывается по импульсу с входа 7 врегистр 6, на младшем выходе которого появляется младший разряд произведения, а на старших - переносы в следующие разряды, поступающие на входыразрядов сумматора 4. Одновременно сзаписью в регистр б импульсом с входа 7 осуществляется сдвиг содержимо 7543 го регистра 2 на один разряд в сторону старших разрядов с занесением вмладший разряд нуля, Затем в следующий разряд регистра 1 заносится следующий разряд множимого. С этого момента начинается вычисление очередного разряда произведения, причем в результате подготавливаются два значения: одно в предположении равенстваочередного разряда множителя нулю,другое в предположении равенства его .единице (соответственно сумматором 4 и сумматором 5).Поступающий в регистр 2 (в младший разряд) очередной разряд множителя определяет, какой из предварительно полученных результатов являетсяверным и передает его на выходе коммутатора 15 для записи в регистр б,Формула и э обретения множителя и регистр результата, выход младшего разряда которого соединен с выходом результата устройства,тактовый вход регистра результатасоединен с первым входом записи устройства и входом сдвига регистра 30 множителя, выходы старших разрядоврегистра результата соединены соответственно с входами соответствующих разрядов первого сумматора,входы первого разряда которого соединены с выходами элементов И группы,начиная с второго, первые входы элементов И группы соединены с выходами соответствующих разрядов регистра множимого, информационный входкоторого соединен с информационнымвходом регистра множителя и с информационным входом устройства, тактовый вход регистра множимого соединен с вторым входом записи устройства, управляющие входы разрешения записи регистра множимого соединены с адресными входами устройства, входсброса устройства соединен с входомсброса регистра множимого и входомсброса регистра множителя, тактовый 50 вход которого соединен с третьим входом записи устройства, выходы разряд дов регистра множителя соединены свторыми входами соответствующих элементов И группы, отличающ е е с я тем, что, с целью повышеУстройство для умножения, содержа"щее группу элементов И, первый сум 25матор, регистр множимого, регистроставитель В.Березкинехред И. Глущенко ректор А Обручар ктор В.Иванова аказ 6561/40 Подписное Тираж 671 Государственного делам изобретений , Москва, Ж, Р а СССРтийнаб., д. 4/5 о по303 с од; ул. Проектн предприятие, г. оизводственно-полиграфич з 1275431 4ния быстродействия, в него введены переноса второго сумматора соединен второй сумматор и коммутатор, управ- с входом значения "1" устройства, ляющие входы которого соединены с выходы первого и второго сумматоров прямым и инверсным выходами первого подключены.к информационным входам элемента И группы, входы второго сум-коммутатора, выходы которого соедиматора соединены соответственно с иены. соответственно с информационвыходами первого сумматора, вход ными входами регистра результата.